Interrupt, Time (PXA255 Processor)

소개

PXA255 Processor를 이용한 Interrupt, Timer를 구현해본다.

목차

1.Title
Interrupt, Timer
2.Name
3.Abstract
PXA255 Processor를 이용한 Interrupt, Timer를 구현해본다.
4.Background

본문내용

1. Interrupt
Interrupt Controller Block
Interrupt Controller Level Register (ICLR)
해당되는 interrupt 를 FIQ 로 처리할지 IRQ 로 처리할지를 정해 주는 Register 이다. 이번 실험에서는 IRQ로 처리하게 된다. bit 가 0 이라면 IRQ Input 으로 route 시킨다. 반면 I해당 bit 가 1 이라면 CPU FIQ Input 으로 route 시킨다.
Interrupt Controller Mask Register (ICMR)
해당 Resister의 bit가 0이 되면 interrupt disable 되고, bit 가 1 이면 interrupt enable 된다. 해당하는 interrupt를 처리 할지 말지를 결정하게 된다.
Interrupt Controller Control Register (ICCR)
인터럽트 자체를 사용할지 안할지 결정해 주는 레지스터이다. 0으로 set 하면 인터럽트를 사용할 수 있다.
Interrupt Controller Pending Register (ICPR)
발생된 interrupt 의 종류가 어떤 것인지를 감지하여 해당 bit 가 set 되어지는 register 이다
2. Timer
OS Timer Register List
OSTimer Match Register
OSMR0~3까지 이며,3.6864 MHz clock의 rising edge 마다 OSCR값을 비교한다. OSMRx와 OSCR의 값이 같고, Time interrupt enable 이면, OSSR의 해당 status bit를 셋한다.
OSTimer Count Register
3.6864 MHz clock의 rising edge 마다 증가하는 32bit Counter이다. 어느때나 읽고 쓰기가 가능하다.
OSTimer Watchdog Match Enable Register
bit 0으로 watchdog function을 enable한다. Watchdog이 enable되면 hardware reset, sleep reset, watchdog reset, GPIO reset과 같은 reset function으로만 clear 가능하다.
OSTimer Interrupt Enable Register
OSTimer Status Register
5.Source code
실험에서 작성한 code 전체
실험 1번 Code(file name : 7week.c)
#include "includes.h"

참고자료

· -Intel PXA255 Processor Developer`s Manual march,2003
· -http://blog.naver.com/klee109?Redirect=Log&logNo=46951368
· -7주차 교수님 수업자료
· -http://cafe.naver.com/setp2005.cafe?iframe_url=/ArticleRead.nhn%3Farticleid=298