-
* 본 문서는 한글 2005 이상 버전에서 작성된 문서입니다.
한글 2002 이하 프로그램에서는 열어볼 수 없으니, 한글 뷰어프로그램(한글 2005 이상)을 설치하신 후 확인해주시기 바랍니다.
미리보기
소개
베릴로그로 single cycle processor 작성한
A+ 맞은 보고서
그대로 베끼라고 쓴거 아님니다.
참고해서 직접 시뮬레이션으로 구현 해보세요~~!목차
1.프로젝트 소개
2. HDL 베릴로그 코드
3. 시현 과정(ori,bne 포함)
4.프로젝트 후기본문내용
1.프로젝트 소개
single cycle process 의 작동과정과 원리를 HDL로 짜서 나타내는 프로그램이다. 기본적으로 어셈블리언어에 대한 이해와 각 명령어가 메모모리에서 읽혀질 때 어떻게 machine code로 변환되는지 알아보고 memfile.dat의 예제로 검증해서 프로세서가 잘 작동하는지 알아보는 과제이다. 먼저 어셈블리어의 기계어 변환 과정과 메모리의 구조 ALU의 작동방법을 통틀어 single cycle process의 구조와 이에 해당하는 블록도의 대한 이해가 먼저 선행되어야 한다.
간단하게 signgle cycle에 들어가기 앞서 필수적으로 알아야 할 내용을 정리하면 다음과 같다.
1. mips 어셈블리어의 이해와 machine code 변환과정
2. RAM 의 구조와 원리
3. ALU, adder, mux, signext(sign형태 이진수 비트 수 늘리기), 플립플롭의 이해
2. HDL 베릴로그 코드..참고자료
· 없음태그
-
자료후기
Ai 리뷰지식판매자의 콘텐츠는 다양한 주제를 깊이 있게 다루고 있어 지루할 틈이 없습니다. 매번 새로운 인사이트를 제공해 주어 학습이 즐거워지고 있습니다. 학습 후 실제로 과제나 레포트에 활용할 수 있어 매우 만족스럽습니다. 앞으로도 계속해서 이용할 예정입니다! -
자주묻는질문의 답변을 확인해 주세요
꼭 알아주세요
-
자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다. -
해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.
파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치 파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우
함께 구매한 자료도 확인해 보세요!
-
[공학기술]Verilog simulator를 이용한 MIPS single-cycle processor 설계
18페이지
Part 2--------------------------------------------- 프로세서 설계 확장 1. addi 명령어 추가 * 이장에서는 addi 명령어를 추가 할것입니다. OP코드 8에 해당하는 I-type형식이며, 상수 피연산자를 한 개 갖는 덧셈명령어로, 수치 명령어는 하드웨어 설계원칙 3. 자주 생.. -
[컴퓨터구조 및 VHDL][Quartus 2,max,verilog]verilog_hdl을 이용한 Single_Cylce_Mip..
49페이지
Verilog_HDL을 이용한 코딩중 Single_Cycle_MIPs에 관한 내용으로써 ALU와 MUX등을 통합한 소스 코딩입니다. 본문내용중.. 모든 모듈들을 통합하는 TOP module 입니다. //module top (clk, rst, module project (clk, rst, o_pc_in, o_pc_out, o_inst_o..
-
Single-Cycle MIPS 설계
11페이지
(전략) 2. 요구된 5개의 블록의 베릴로그 코드 module control_single(opcode, RegDst, Jump, ALUSrc, MemtoReg, RegWrite, MemRead, MemWrite, Branch, ALUOp); module alu(ctl, op1, op2, zero, result); (중략) 3. 시.. -
32-bit single-cycle MIPS microprocessor design
9페이지
1. Objectives - To learn the basic structure and operation of the single-cycle MIPS processor 2. Design Requirements 32-Bit Single-Cycle MIPS Microprocessor Design The MIPS processor to be imp..
-
verilog, 베릴로그, 베릴로그로 짠 32bit ALU
8페이지
-위의 연산 나열 순서로 Testbench -AND, OR동작이 정상적으로 연산되는 것을 확인할 수 있다.(binary로 출력) -먼저 SLT 연산에서 result값이 1이 됨을 확인 할 수 있고, ADD연산에서 정확한 값이 출력됨을 볼수 있다. 그 후 SUB연산의 결과도 마찬가지로 정확한 값이 출력된다는 것을 볼 수 있다. 그 다음 연산으로 BEQ연산..
문서 초안을 생성해주는 EasyAI
