디지털공학실험 17장 J-K 플립-플롭(예비)

소개

디지털공학실험 17장 J-K 플립-플롭(예비)

목차

■ 실험 목표
■ 사용 부품
■ 관련이론
■ 실험 순서
■ 실험 순서
참고 자료

본문내용

■ 실험 목표
이 실험에서는 다음 사항들에 대한 능력을 습득한다.
● 동기 및 비동기 입력 방식을 포함한 J-K 플립-플롭의 다양한 구성에 대한 시험
● 토글 모드에서 주파수 분할 특성 관찰
● J-K 플립-플롭의 전달 지연 특성 측정

■ 관련이론
실험 15에서는 출력이 오직 액티브한 클럭 에지(edge)에서만 변하는 에지-트리거(edge triggered)소자인 D 플립-플롭을 소개하였다. D 플립-플롭은 오직 셋과 리셋만 존재하므로 응용에 많은 제한을 받는다. 나아가 클럭 펄스를 제거하지 않는 한 래치로는 사용될 수 없다는 것 또한 이 소자 응용에 대한 제약 조건이다. 그리고 S-R 플립-플롭은 래치로 사용할 수 있으나 허용되지 않는 입력 조건(S=1, R=1)이 있다. 이러한 문제에 대한 해결책으로써 J-K 플립-플롭이 있다. J-K 플립-플롭은 근본적으로 클럭-구동 S-R 플립-플롭(clocked S-R flip-flop)과 같으며, 단지 S-R 플립-플롭의 무효 출력 상태를 토글(toggle)이라 부르는 새로운 모드로 대치한 부가적인 논리를 가지고 있다. 토글이란 플립-플롭으로 하여금 상태를 현재 상태의 반대로 변환시키는 것을 의미한다. 이것은 마치 문이 열려져 있는 경우에 누르면 문은 닫히고, 반대로 닫혀 있는 경우에 누르면 문이 열리는 차고의 자동문 스위치 동작에 비유할 수 있다.
J-K 플립-플롭은 앞서 소개한 세 종류의 플립-플롭 중 용도가 가장 높다. 대부분의 플립-플롭 응용에서는 D 혹은 J-K 플립-플롭을 가지고 완성된다. 가끔 클럭-구동 S-R 플립-플롭이 사용되기는 하지만 이는 대부분 집적회로의 내부 회로로 사용된다(예로 74165 시프트 레지스터 참조). 세 종류 플립-플롭의 진리표가 그림 17-1에 비교되어 있다. 입력 표기 J(셋 모드)와 K(리셋 모드)는 S-R 플립-플롭과 혼돈을 피하기 위한 것이다.

참고자료

· 없음