디지털 논리 실험, 7-Segment 제어기 동작 원리와 디코더 결과 보고서

소개

디지털 논리 실험, 7-Segment 제어기 동작 원리와 디코더 결과 보고서

목차

Ⅰ. 실험 결과
Ⅱ. 결과분석 및 고찰
Ⅲ. 결과토의사항

본문내용

Ⅱ. 결과분석 및 고찰

그림 4입력 7-Segment 회로도
그림 1의 Timing Simulation 결과와 그림 2의 Timing Analyzer 결과에서 볼 수 있듯이 입력 신호 ABCD의 변화에 대해 출력 신호 SEG는 곧바로 반응하지 못하고 전달지연시간을 갖고 있다. 그림 4의 회로도에서 나타나듯이 입력 신호와 각 segment의 출력 사이에는 서로 다른 논리적 연산을 수행하는 각각의 경로가 존재하며 이로 인해 입력 신호의 변동에 대해 지연이 발생하게 된다. 그러므로 그림 2의 결과에서 각 세그먼트에 대해 서로 다른 타임 딜레이가 발생하는 것은 서로 다른 경로에 기인하기 때문이라는 것을 확인할 수 있다.
각 세그먼트는 서로 다른 과정을 거치고, 그에 따른 딜레이가 다르기 때문에 7개 중 하나의 세그먼트의 참/거짓이 변경된다면 전체 회로의 딜레이가 영향을 받아 전체 출력 신호에 걸리는 딜레이가 경우에 따라 조금씩 달리질 것이라 생각할 수 있다. 또 이에 따라 신호가 변경되면서 해저드가 발생하는 것 또한 그림 1로부터 확인할 수 있다.

Ⅲ. 결과토의사항
(1) Decimal to BCD Priority Encoder에 대해서 조사하시오.
- 동일한 출력을 나타낼 수 있는 여러 개의 입력 중에서 우선 검출 (priority detection)의 기능을 갖는다.
- 우선 기능(priority function): 엔코더가 입력에 나타난 최상위 10진 숫자에 대응하는 BCD 출력만을 나타내고, 다른 모든 것은 무시한다.

Ex) 0110

그림 10진/BCD 우선 엔코더의 A-비트 출력에 대한 논리 회로

그림 10진/BCD 우선 엔코더의 B-비트 출력에 대한 논리 회로

그림 10진/BCD 우선 엔코더의 C-비트 출력에 대한 논리 회로

그림 8 10진/BCD 우선 엔코더의 D-비트 출력에 대한 논리 회로

(2) 16진수를 표현할 수 있도록 A에서 F까지의 표시 방법을 생각해보고 이것의 진리표를 구하시오.

참고자료

· 없음