VHDL-Pre lab - Mux and DeMUX

소개

VHDL-Pre lab - Mux and DeMUX!! (A+리포트 보장)

신뢰도 100프로^^ 안심하십시오~ 책임집니다~

목차

1. 실험 목적
2. 실험 이론지식 Mux and DEMUX
3. Design a 2x1 MUX
- describe its input output signals
- describe its functional behaviors
- write VHDL codes
- make a input/output pin assignment
- write the test bench for the 2x1 MUX
- Do a simulation

4. Design 74LS138 1x8 DEMUX
- Look up 74LS138 in the TTL databook
- describe its input output signals
- describe its functional behaviors
- write VHDL codes for 74LS138
- make a input/output pin assignment
- write an test bench for testing the DEMUX
- Do a simulation

5. 실험시 주의사항

본문내용

1. 실험 목적
MUX와 DEMUX에 대한 이해와 이를 이용한 다양한 VHDL coding에 대해 알아보도록 한다. 또한 code를 통해 Simulation 결과값을 도출해 보고 Spartan 3E B/D 에 직접 구현해 봄으로써 MUX와 DEMUX에 대해 완벽하게 이해하도록 한다..

2. 실험 이론지식 MUX and DEMUX

1> MUX (Multiplexer)

입력되는 신호들 가운데 선택된 하나의 입력 신호를 출력으로 공급하는 논리회로이다.
즉, MUX는 2^n개의 입력 중 하나를 선택하여 그 값을 그대로 출력하는 장치라고 생각하면 된다.
위의 그림과 같이 두 개의 입력 A0, A1중 하나를 선택하여 Z0로 출력하는 2:1 MUX이다. 어떤 입력을 선택할 지는 S0로 결정한다. S0이 0이면 A0를, 1이면 A1을 Z0로 출력하게 된다. 위의 MUX를 진리표로 표현해보면 아래와 같다.
그리고 이를 참고로 Boolean equation으로 간편화 시키면, Z0 = S0’A0 + S0A1 으로 간단해 진다. 그런데, 위의 진리표는 그 구현을 위해서는 용이하지만, MUX의 특징을 제대로 이해하기는 쉽지 않다. 그래서 아래와 같은 형식으로 간단히 표현하기도 한다.
위의 단순화한 table에서 X는 don’t care를 의미하며, S0가 0인 경우 A0를, 1인 경우 A1 을 출력한다는 것을 보다 쉽게 이해할 수 있다.

1> DEMUX (Demultiplexer) (Data Distributors)

디멀티플렉서는 입력의 논리 값을 여러 개의 출력라인 가운데 하나를 선택하여 입력의 2진 값을 선택제어신호(Select_input)에 의해 선택된 출력라인으로 전환하는 디지털 회로이다. 즉, DEMUX 는 MUX의 반대되는 역할을 한다. 하나의 입력을 받아 이를 2n개의 출력 중 하나를 통해 내보내는 기능을 수행한다.

참고자료

· ISE를 이용한 VHDL 및 FPGA 실습 , 홍릉과학출판사, 김재철