max plus 이용한 디지털 논리 회로 실습 8세그먼트

소개

디지털 논리 회로 실습 과제 결과 보고서 입니다..

카르노맵 축약부터 논리 게이트까지 완벽히 해석하고 상세히 기술 하였습니다..

목차

1. 서론
2. 본론1
3. 본론2 (simulator & diagram)

본문내용

0부터 15까지의 숫자를 디스플레이하고 싶다. 점선은 점등되지 않은 세그먼트를 의미하고 실선은 점등된 세그먼트를 의미한다. 6과 9에서 한 세그먼트는 점등되어도 되고 점등되지 않아도 된다는 것을 기억하라.
다음에 주어지는 각각의 제약 조건에서 4비트 숫자 A, B, C, D를 입력으로 받고 8개의 출격 X1, X2.....X8를 만드는 시스템의 세 가지 버전을 설계하라.(모든 입력은 보수와 보수 아닌 것 둘 다 사용이 가능하다.)

a. 각 출력을 2레벨 NAND 게이트 회로를 사용하여 독립적으로 최소화하여 구현하라. 최소의 의미는 다음과 같다. 첫째, 게이트의 수가 최소인 것을 말한다. 둘째, 게이트의 수가 같은 경우라면 게이트 입력 수가 최소인 것이다.(각 함수는 그 함수의 주 내포 항들의 합이어야 한다.)(최소 해 : 32 게이트, 95입력)

b. 다음의 모듈의 최소로 이용하는 2 레벨 NAND 게이트 회로를 구현하라.

7400: 4개의 2입력 NAND 게이트
7410: 3개의 3입력 NAND 게이트
7420: 2개의 4입력 NAND 게이트
7430: 1개의 8입력 NAND 게이트
(11개의 모듈을 이용한 해가 있다.)(a의 해는 13개의 모듈을 사용하는 것을 기억하라.)

c. 최소수의 항을 가진 P L A로 구현하라. a와 b에 대해 맵과 식, 그리고 블록 다이어그램을 보여라.

2. 본론1
1~15까지의 숫자로 나타내는 8세그먼트를 truth table로 나타내고 각각의 출력 X1~X8까지를 Boolean Equation 으로 나타내면 다음과 같이 나타낼 수 있다.

다음은 Boolean Equation 가지고 각각의 출력을 A문제의 조건에 맞도록 카르노 맵으로 축소하고 이를 boolean algebra로 표현하도록 하겠다.

다음과 같이 카르노 맵을 통하여 최소화를 하고 공유 항을 형광펜으로 표시 하였다.
다음은 M A X PLUS를 이용하여 NAND만의 회로로 구현해 보도록 하겠다.

참고자료

· 없음