LIG넥스원 HW 면접후기 및 기출 질문답변 QnA [PT면접 대비]

소개

"전공 우수자도 넥스원 면접에서 탈락하는 이유? '방산 언어'가 탑재되지 않았기 때문입니다. 이 60문항이 당신을 1%의 '준비된 엔지니어'로 바꿉니다."

■ LIG넥스원 HW 직무 면접에서 실제 합격자들이 겪은 압박 질문과 기술 중심의 대응 로직을 정리한 후기 및 기출 QnA입니다.
■ 전공 지식이 실무 현장(EMI 규격, 타이밍 마진 등)에서 어떻게 문제 해결 능력으로 발현되는지 구체적인 답변 예시를 수록했습니다.
■ 질문이 어려워보이시나요? 학부수준의 질문을 단지, 방산용어로 바꾼 것 뿐입니다. 방산용어에 익숙해지세요.
■ PT 발표 후 이어지는 꼬리 질문의 패턴을 분석하여, 면접관의 의도를 파악하고 공학적 근거로 방어하는 노하우를 담았습니다.

목차

Ⅰ. 5분 PT 발표 필승 전략 (기술 중심)
1) [데이터] 5분간 '기술적 근거'만으로 채우는 장표 구성법 (수치/그래프 위주)
2) [로직] 설계 -> 해석 -> 시공/제작 -> 검증으로 이어지는 엔지니어링 프로세스
3) [Q&A] 본인의 설계 데이터 중 '가장 약한 고리'를 방어하는 논리

Ⅱ. 회로 설계 및 전력 전자 기초 (1~20번)
1) 아날로그/디지털 회로 설계 및 소자 특성 분석 (OP-Amp, FET, TR 등)
2) 전원 공급 장치(PSU) 및 전력 변환 제어 (LDO, DC-DC Converter)
3) 회로 보호 및 안정성 설계 (TVS Diode, Derating 가이드라인 적용)

Ⅲ. 고속 신호 설계 및 신호 무결성 (21~40번)
1) 고속 디지털 인터페이스 및 PCB 설계 (DDR, PCIe, Impedance Matching)
2) SI/PI(Signal & Power Integrity) 분석 및 최적화 (Eye Diagram, Ripple)
3) 방산 특수 환경을 고려한 EMI/EMC 대응 설계 (MIL-STD-461, Shielding)

Ⅳ. FPGA 및 임베디드 제어 시스템 (41~60번)
1) FPGA 기반 논리 회로 설계 및 최적화 (VHDL/Verilog, Timing Closure)
2) DSP 및 마이크로컨트롤러(MCU) 인터페이스 (UART, SPI, CAN, MIL-STD-1553B)
3) 하드웨어-소프트웨어 통합 검증 및 디버깅 (Logic Analyzer, Oscilloscope)

V. 면접 후기 (실전 면접 복기 및 꼬리 질문 대응)

본문내용

- [데이터] 5분간 '기술적 근거'만으로 채우는 장표 구성법 (수치/그래프 위주)

1. 질문: PT 장표 구성 시 텍스트보다 수치와 그래프 위주로 구성해야 하는 이유는 무엇입니까?
답변: 방산 엔지니어링은 정성적인 주장보다 정량적인 데이터가 곧 신뢰성입니다. 시뮬레이션 결과의 전압 마진(Voltage Margin), 타이밍 차트의 수치, 주파수 응답 곡선(Bode Plot) 등을 전면에 배치하여, 자신의 설계가 단순히 '작동한다'는 수준을 넘어 '어느 정도의 공학적 마진'을 확보했는지 시각적으로 즉시 증명하기 위함입니다.

2. 질문: 하드웨어 설계 결과물의 신뢰성을 입증하기 위해 반드시 포함해야 할 핵심 그래프는 무엇입니까?
답변: 고속 신호 설계의 경우 아이 다이어그램(Eye Diagram)을 통해 신호 무결성(SI)을 보여주어야 하며, 전원부 설계의 경우 부하 과도 응답(Load Transient Response) 파형이나 리플(Ripple) 전압 수치를 포함해야 합니다. 이 데이터들은 극한의 환경에서도 회로가 오작동하지 않는다는 물리적 증거가 됩니다.

- [로직] 설계 -> 해석 -> 시공/제작 -> 검증으로 이어지는 엔지니어링 프로세스

3. 질문: 본인의 HW 설계 프로세스를 '설계-해석-제작-검증' 단계별로 설명해 보십시오.
답변: 우선 요구 성능을 바탕으로 소자 선정 및 회로도를 설계(Design)하고, 실제 제작 전 HyperLynx나 PSpice를 통해 SI/PI 및 회로 동작을 해석(Simulation)하여 시행착오를 줄입니다. 이후 EMI/EMC를 고려한 PCB 레이아웃 제작(Fabrication)을 진행하며, 최종적으로는 보드를 실물 디버깅하고 환경 시험을 통해 설계 데이터와 실제 계측치 사이의 오차를 검증(Verification)하는 단계를 거칩니다.