[A+, 에리카] 2021-1학기 논리설계및실험 Register 실험결과보고서

소개

"[A+, 에리카] 2021-1학기 논리설계및실험 Register 실험결과보고서"에 대한 내용입니다.

목차

1. 실험 목적
2. 관련 이론
3. 실험 결과

본문내용

Chapter 1. 실험 목적
register에 대해 이해하고 이를 회로로 설계할 수 있다.
Chapter 2. 관련 이론
ü Resister
- 공동의 clock input과 여러 그룹의 플립플롭으로 구성되어 있다.
- 이진수 데이터를 저장하고 바꾸는 데에 주로 쓰인다.
- 특정한 목적으로 외부 정보를 일시적으로 기억하는 장치이며 데이터를 읽고 쓰는 기능이 매우 빠르고 중앙처리 장치 안에 사용된다.
ü Parallel input vs Serial input, Parallel output vs Serial output
- 직렬입력->직렬출력 : 데이터를 입력하면 제어신호와 함께 레지스터를 거쳐 데이터가 출력됨.
- 직렬입력->병렬출력 : 데이터를 입력하면 제어신호와 함께 레지스터를 거쳐 다량의 데이터를 출력함.
- 병렬입력->직렬출력 : 다량의 데이터를 입력하면 제어신호와 함께 레지스터를 거쳐 단일데이터를 출력함.
- 병렬입력->병렬출력 : 다량의 데이터를 입력하면 제어신호와 함께 레지스터를 거쳐 다량의 데이터를 출력함.
ü Sirial input – Serial output Shift register
- 아래의 회로를 보면 CP에 버블이 붙어있다. 이는 negative clock일 때 데이터 비트의 시프트가 일어난다는 것을 의미하므로 t=t1일 때 데이터 비트가 오른쪽으로 1비트 이동하며, t2, t3, t4일 경우 또한 모두 negative clock일 경우이므로 오른쪽으로 1비트씩 이동하는 것을 볼 수 있다.

참고자료

· 없음