총 119개
-
연산 증폭기와 그 응용2025.05.011. 이상적인 연산 증폭기 이상적인 연산 증폭기를 가정했을 때, 전류 측면에서는 연산증폭기 내부 저항이 무한대이므로 흘러들어가는 전류가 없다. 전압 측면에서는 offset 전압이 0이 되어 두 입력 단자의 전압이 동일하다. 따라서 출력은 V0=A(v1-v2)로 표현되며, 증폭률 A가 무한대이므로 v1=v2가 된다. 2. 가상 단락과 가상 접지 가상 단락은 두 입력 단자 사이의 전압이 0에 가까워 단락된 것처럼 보이지만, 실제로는 두 단자의 전류가 0인 특성을 말한다. 가상 접지는 반전 증폭기 구성에서 + 입력 단자가 접지와 연결되어...2025.05.01
-
전자회로실험 과탑 A+ 예비 보고서 (실험 13 공통 게이트 증폭기)2025.01.291. 공통 게이트 증폭기 공통 게이트 증폭기는 게이트 단자를 공통으로 하고, 입력 신호가 소스에, 출력 신호가 드레인에 걸리는 회로입니다. 이 회로는 주로 넓은 대역폭에서 동작하며, 전류 이득이 큰 것이 특징입니다. 입력 신호는 소스 단자에 인가되며, 드레인에서 출력 신호가 나타납니다. 게이트는 고정되어 있어, 입력 신호는 소스에서 드레인으로 흐르는 전류를 제어하게 됩니다. 입력 임피던스는 매우 낮고, 출력 임피던스는 상대적으로 높습니다. 전압 이득은 대략적으로 g_m * R_D로 나타낼 수 있으며, 공통 게이트 증폭기는 전류 이득...2025.01.29
-
(22년) 중앙대학교 전자전기공학부 전자회로설계실습 결과보고서 1. Op Amp를 이용한 다양한 Amplifier 설계2025.04.301. Inverting Amplifier 설계 Inverting Amplifier의 설계에서 5의 gain을 얻는 것을 목표로 회로를 설계하였다. Inverting Amplifier의 R2은 경험적 최댓값인 1MΩ으로 설계하였고 R1에 200kΩ을 사용했다. 출력전압은 1Vpp로 gain 5를 만족하였다. Inverting Amplifier의 3dB bandwidth는 149.5kHz, unit gain frequency는 706.83kHz로 측정하였다. 2. Non-Inverting Amplifier 설계 Non-Inverting...2025.04.30
-
콜렉터 공통 증폭기 및 다단 증폭기 특성2025.01.141. 콜렉터 공통 증폭기 콜렉터 공통 증폭기(common-collector amplifier)는 입력 신호가 베이스에 가해지고 출력 신호는 이미터에서 얻어집니다. 이 증폭기는 전압 이득이 거의 1에 가깝지만 전류 및 전력 이득은 1보다 큰 값을 가집니다. 또한 높은 입력 임피던스와 낮은 출력 임피던스를 특징으로 합니다. 이번 실험에서는 오실로스코프를 통해 전압만을 측정했으므로 전압 이득을 구할 수 있었습니다. 2. 다단 증폭기 다단 증폭기(Cascaded Amplifier)는 여러 개의 증폭기 단을 직렬로 연결하여 높은 전압 이득,...2025.01.14
-
중앙대학교_전자회로설계실습_OP AMP를 이용한 다양한 Amplifier 설계2025.05.021. Op Amp를 이용한 Amplifier 설계 이번 실험을 통해 이론적으로 설계했던 Op amp가 실제로는 어떻게 동작하는지, 어떤 결과를 가져올지 알아보았다. Inverting Amplifier, Non-inverting Amplifier를 이용한 회로를 직접 설계하고 오실로스코프로 입력 전압과 출력 전압을 측정하는 방식으로 전압이 실제로 증폭되는 수치를 확인하는 실험을 진행했다. 2. Inverting Amplifier 동작 설계한 inverting amplifier를 bread board에 구현하고 오실로스코프로 입력 전압...2025.05.02
-
중앙대학교 3학년 1학기 전자회로설계실습 결과보고서12025.05.141. Function generator 특성 및 voltage division 첫 번째 실험에서는 Function generator의 자체 특성과 voltage division에 의해 output resistance에 걸리는 전압이 어떻게 변하는지를 관측하였고, 정확하게 측정되었다. 2. Inverting amplifier 설계 및 특성 두 번째 실험에서는 inverting amplifier를 사용하였다. 예비보고서와 최대한 비슷하게 설계를 하였고, 센서의 내부저항을 고려하여 amplifier gain이 -10배가 되도록 설계하였다...2025.05.14
-
전자공학실험 24장 연산 증폭기 응용 회로 2 A+ 예비보고서2025.01.131. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전압 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 적분기 회로 실험회로 1([그림 24-6])과 같이 적분기 회로를 구성한다. 입력의 크기는 1V로 고정하고, 주파수를 1kHz~1MHz까지 [표 24-1]과 같이 변화시키면서 출력의 크기를 측정하여 [표 24-1]에 기록한다. 또한, [그림 ...2025.01.13
-
가산기, 감산기 예비보고서2025.04.271. OP-AMP 증폭실험 이 실험의 목적은 OP-AMP 회로의 기본 동작 원리를 이론적으로 해석하고, 기본 회로의 동작을 이해하는 것입니다. 이를 바탕으로 실험 회로를 구성하고 실험 결과를 통해 이론에서 해석했던 내용을 확인하는 것입니다. 2. 연산 증폭기의 기초 이론 연산 증폭기는 고 이득 전압증폭기이며, 두 개의 입력단자와 한 개의 출력단자를 갖습니다. 연산증폭기는 두 입력단자 전압간의 차이를 증폭하는 차동증폭기로 구성되어 있습니다. 연산증폭기를 사용하여 사칙연산이 가능한 회로를 구성할 수 있으므로 '연산증폭기'라고 부릅니다....2025.04.27
-
전자회로실험 과탑 A+ 결과 보고서 (실험 22 연산 증폭기 특성)2025.01.291. 연산 증폭기 특성 연산 증폭기(op-amp)는 두 입력 단자 간의 전압 차이를 증폭하여 출력으로 전달하는 고이득 전압 증폭기이다. 이 연산 증폭기는 다양한 회로 구성에 따라 반전 증폭기, 비반전 증폭기, 차동 증폭기 등으로 활용될 수 있으며, 각 회로는 저항 및 피드백 요소를 추가하여 원하는 특성에 맞게 출력 전압을 조정할 수 있다. 2. 공통 모드 전압 범위 연산 증폭기의 입력 공통 모드 전압 범위를 측정하여 표 22-1에 기록하였다. 입력의 공통 모드 전압을 변화시키면서, 연산 증폭기의 DC 전류가 일정하게 흐르고 출력의 ...2025.01.29
-
아날로그및디지털회로설계실습 (예비)설계실습 1.초전형(Pyroelectric) 적외선 센서 A+2025.01.291. 초전형(Pyroelectric) 적외선 센서 초전형 적외선 센서(RE200B)는 적외선 에너지를 전기 신호로 변환하는 센서입니다. 이 센서의 출력 신호를 증폭하고 처리하기 위해 다음과 같은 회로를 설계했습니다. 1) High-Pass Filter(DC -block, 3-dB freq.=5 Hz)를 R과 C를 이용하여 설계했습니다. 2) Op-amp 반전증폭기를 2-stage로 연결하여 적외선 센서의 출력 신호를 10000배 증폭하는 회로를 설계했습니다. 3) Op-amp의 출력 신호를 이용하여 센서의 움직임 검출 신호를 LED...2025.01.29
8 / 12
