총 114개
-
회로이론및실험1 16장 미분기와 적분기 회로 A+ 예비보고서2025.01.131. 적분기 회로 적분기 회로는 커패시터와 연산증폭기의 성질을 이용하여 구성할 수 있다. 입력신호를 적분하여 출력신호로 나타내며, 저주파 이득을 제한하기 위해 저항 Rs를 병렬로 연결한다. 시상수 RC는 입력신호의 주기와 비슷한 값으로 결정한다. 2. 미분기 회로 미분기 회로는 적분기와 유사하게 커패시터와 연산증폭기의 성질을 이용하여 구성할 수 있다. 입력신호를 미분하여 출력신호로 나타내며, 고주파 이득이 커지는 문제를 해결하기 위해 입력신호와 커패시터 사이에 Rs를 연결한다. 3. RC 적분기 특성 RC 적분기에 구형파가 입력되면...2025.01.13
-
A+ 전자회로설계실습_Oscillator 설계2025.01.211. OP-Amp를 이용한 Oscillator 설계 이 실습에서는 OP-Amp를 이용한 Oscillator(신호발생기)를 설계하고 측정하여 positive feedback의 개념을 파악하고, 피드백 회로의 parameter 변화에 따른 신호 파형을 학습합니다. 주어진 조건에서 T1=T2=0.5ms가 되도록 Oscillator 회로를 설계하고, PSPICE 시뮬레이션을 통해 출력 전압(vo), 반전 입력 전압(v-), 비반전 입력 전압(v+)의 파형을 확인합니다. 또한 T1, T2, 문턱 전압 VTH, VTL의 값을 측정합니다. 설계...2025.01.21
-
교류및전자회로실험 실험8_공진회로 결과보고서2025.01.201. 공진 현상 실험을 통해 직렬 및 병렬 공진 현상을 확인하고, 이것이 임피던스의 주파수 특성에 미치는 영향을 살펴보았다. 주파수가 증가함에 따라 측정값과 예상값 사이의 오차가 증가하는 현상이 관찰되었는데, 이는 회로의 고주파 특성 저하 및 임피던스 변화로 인한 것으로 추정된다. 공진 주파수 근처에서는 커패시터 전압과 인덕터 전압의 상대적 크기가 변화하는 것이 확인되었고, 전원전압과 저항 전압 간의 위상 차이도 관찰되었다. 실험에서 측정된 공진도와 차단주파수는 예상값과 불일치하였는데, 이는 임피던스 변화와 장비 한계로 인한 것으로...2025.01.20
-
아날로그및디지털회로설계실습 (예비)설계실습 6. 위상제어루프(PLL) A+2025.01.291. 위상제어루프(PLL) 위상 제어 루프(PLL)는 전압제어 발진기의 출력 위상을 입력신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템입니다. 출력 신호의 위상을 입력 신호의 위상에 고정하게 되면 출력 주파수는 입력 신호의 주파수에 고정되게 됩니다. 위상제어루프는 전자공학과 통신 분야에 폭넓게 사용되고 있습니다. 2. 위상검출기 XOR을 이용한 위상 검출기는 위상차가 0~π 변할 때 Vout이 0~5V까지 증가하는 것을, π~2π로 변할 때는 5V~0V로 감소하는 것을 확인할 수 있었습...2025.01.29
-
대학물리및실험2_실험7_R-L-C 병렬회로 실험2025.01.151. RLC 병렬회로 RLC 병렬회로는 저항 R, 인덕터 L, 축전기 C로 이루어진 전기 회로를 말한다. 교류전압에 의해 회로에 교류가 흐르게 되는데, 인덕터와 축전기의 고유 진동수가 가해진 교류전압의 진동수와 일치할 때 전류의 크기가 극대화되는 공진 현상이 일어난다. 병렬회로의 경우 임피던스 대신 어드미턴스(admittance) Y를 이용하여 회로를 해석한다. 공진 조건은 서셉턴스 성분 B가 0이 되는 경우이며, 이때 전압과 전류의 위상이 같아진다. 서셉턴스 성분 B가 양수(음수)일 경우 용량성(유도성) 회로가 되어 전류(전압)가...2025.01.15
-
중앙대학교 전자회로설계실습 10주차 Oscillator 설계2025.01.121. Oscillator 설계 Oscillator는 Positive feedback 회로이다. 회로의 동작원리를 이해하기 위해서는 OPAmp의 출력전압이 L+에 있었다고 가정한다. 출력단자는 R과 C를 통해 접지되어 있으므로 출력전압은 Capacitor C를 charge 시키게 된다. Capacitor에 걸리는 전압 v-(= )는 점점 증가하게 된다. 0 ==L+일 때, v+=β0 =βL+이므로 v-(= )가 증가하다가 v-=βL+)가 되면 0 ==L로 상태가 바뀌게 되며 Capacitor에 쌓여 있던 전하가 R을 통해 Discha...2025.01.12
-
피드백 증폭기 (Feedback Amplifier) 설계 및 실험2025.05.141. Series-Shunt 피드백 증폭기 설계 Series-Shunt 피드백 증폭기 회로를 PSPICE로 시뮬레이션하여 입출력 특성 곡선을 그렸습니다. 입력저항과 부하저항 값을 변경하여 특성 곡선을 비교 분석하였고, 전원 전압 변화에 따른 출력 전압 변화도 확인하였습니다. 출력 전압이 일정 전압 이상에서 더 이상 변하지 않는 이유를 설명하였습니다. 2. Series-Series 피드백 증폭기 설계 Series-Series 피드백 증폭기 회로를 PSPICE로 시뮬레이션하여 입출력 특성 곡선을 그렸습니다. 입력저항과 피드백 저항 값을...2025.05.14
-
캐스코드 증폭기 실험 결과 보고서2025.01.021. 캐스코드 증폭기 캐스코드 증폭기는 공통 소스 증폭기에 비해 높은 전압 이득을 얻을 수 있어 많이 사용되고 있습니다. 입력 임피던스가 상대적으로 낮은 공통 게이트 증폭기를 추가로 연결하여 전류 신호를 출력하기에 유용하지만, 출력 전압 스윙이 감소하는 단점이 있어 저전압 회로에서 사용하기 어려울 수 있습니다. 캐스코드 증폭기의 출력 저항은 트랜지스터 자체의 출력 저항에 비해 증가하지만, 실험 과정에서 저항 측정이 이루어지지 않아 정확한 비교는 어렵습니다. PSpice를 통해 구한 전압 이득과 실험 결과 간 차이는 PSpice가 모...2025.01.02
-
실험 14_캐스코드 증폭기 예비 보고서2025.04.271. 캐스코드 증폭기 이 실험에서는 MOSFET을 이용한 캐스코드 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 캐스코드 증폭기는 공통 소오스 증폭기보다 높은 전압 이득을 얻을 수 있어서 널리 사용되고 있다. 이 실험에서는 캐스코드 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가 회로의 개념을 적용하여 전압 이득을 구한 후, 이를 실험에서 확인하고자 한다. 또한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서도 공부하고, 실험을 통하여 동작을 확인한다. 1. 캐스코드 증폭기 캐스코드 증폭기...2025.04.27
-
RLC 병렬회로 예비보고서2025.01.121. RLC 병렬회로 RLC 병렬회로에 대하여 페이저 해석을 이용하여 전달함수를 구하고, 진폭응답특성과 위상특성을 고찰한다. 진폭응답특성곡선을 이용하여 RLC 병렬회로의 공진특성(대역폭, 차단주파수 양호도) 등을 다룬다. 2. 전달함수 RLC 병렬회로에서, 입력전류에 대한 출력전압의 비율을 표시하는 전달함수를 구한다. 진폭응답과 위상응답도 구한다. 3. 공진특성 주어진 입력전류에 대하여 최대의 전압이 흐르게 하려면 임피던스가 최대가 되어야 한다. 이러한 주파수를 입력하였을 경우, RLC 병렬회로에서 출력이 최대가 되는 현상을 공진이...2025.01.12
7 / 12
