총 762개
-
전자공학실험 11장 공통 소오스 증폭기 A+ 예비보고서2025.01.131. 공통 소오스 증폭기 이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다. 2. MOSFET 소신호 등가회로 MOSFET이 포화 영역에서...2025.01.13
-
울산대학교 전기실험예비레포트 5장 망로 전류 및 마디 전압을 이용한 회로해석2025.05.151. 선형 회로 소자 선형 회로 소자인 저항기는 전압이 2배 증가하면 전류도 2배 증가하고, 전압이 2배 감소하면 전류도 2배 감소하는 특성을 가지고 있다. 이러한 선형 특성을 이용하여 회로 해석을 할 수 있다. 2. 망로 전류 방법 망로 전류 방법은 폐회로에 대해 Kirchhoff의 전압 법칙(KVL)을 이용하여 연립 방정식을 세우고 해를 구함으로써 회로의 전류를 구하는 방법이다. 이 방법은 회로가 복잡할 경우 계산 과정을 간소화할 수 있다. 3. 마디 전압 방법 마디 전압 방법은 Kirchhoff의 전류 법칙(KCL)을 이용하여...2025.05.15
-
아날로그 및 디지털 회로 설계실습 결과보고서72025.01.171. 논리 게이트 회로 구현 논리 게이트 소자를 이용하여 NAND, NOR, XOR 게이트 회로를 구현하고 진리표와 실험 결과를 비교하였다. NAND 게이트만을 사용하여 AND, OR, NOT 게이트의 등가회로를 구성할 수 있음을 확인하였다. 또한 NAND, NOT 게이트를 사용하여 3입력 NAND 게이트의 등가회로를 구성할 수 있음을 확인하였다. 2. 게이트 회로의 시간 지연 측정 AND 게이트와 OR 게이트를 직렬로 연결하고 구형파를 입력하여 시간 지연을 측정하였다. 게이트 개수가 증가할수록 시간 지연이 길어지는 것을 확인하였다...2025.01.17
-
(A+)중앙대 전기회로설계실습 결과보고서 설계실습 10. RLC 회로의 과도응답 및 정상상태응답2025.05.151. RLC 회로의 과도응답 및 정상상태응답 저항, 인덕터, 커패시터로 구성된 RLC 회로를 구현하여 RLC 회로의 과도응답 및 정상상태응답을 이해하고 실험으로 확인하였다. RLC 직렬회로에서 입력전압에 대하여 R, L, C에 걸리는 전압과 그 위상차를 확인하였으며, RLC 회로의 주파수 응답에 대하여 이론적으로 해석하였다. LC 직렬회로에서 C의 전압이 최대가 될 때의 파형을 확인하고 그때의 주파수를 공진주파수의 이론값과 비교하였다. 2. 저감쇠, 임계감쇠, 과감쇠 특성 확인 사각파를 입력하여 파형에 나타나는 저감쇠, 임계감쇠, ...2025.05.15
-
수동소자의 고주파특성측정방법의 설계2025.05.151. 저항의 고주파 특성 측정 저항은 기생(parasitic)소자 커패시터와 인덕터 성분을 가지고 있고, 특히 저항을 통과하여야 하는 전류가 고주파에선 parasitic 커패시터에 더 잘 흐르기 때문에 주파수를 올릴 때, 저항 값은 점차 줄어들 것으로 예상된다. 즉, 주파수가 높아질 수록 저항은 커패시터의 특성을 더 많이 나타낸다는 고주파 특성을 확인할 수 있을 것이다. 2. 커패시터의 고주파 특성 측정 커패시터는 기생 인덕터의 영향을 가지고 있어 고주파 영역에서는 임피던스가 증가한다. 따라서 저항 전압은 주파수 증가에 따라 전압이...2025.05.15
-
중앙대학교 전자회로설계실습 예비4. MOSFET 소자 특성 측정 A+2025.01.271. MOSFET 특성 parameter 계산 데이터시트를 이용하여 문턱전압 Vt와 전달 특성 계수 K를 구하였다. 문턱전압 Vt는 2.1V이며, 전달 특성 계수 K는 수식을 활용하여 계산한 결과 0.223 V/A^2이다. 또한 Vt=2.1V일 때 드레인 전류 Id를 계산하였고, 그 값은 45.6mA이다. 2. MOSFET 회로도 구성 및 시뮬레이션 OrCAD PSPICE를 이용하여 MOSFET 2N7000 회로도를 설계하였다. 게이트 전압 Vg를 0V에서 5V까지 0.1V 간격으로 변화시키며 Id-Vds 특성곡선을 시뮬레이션하였다...2025.01.27
-
아날로그 및 디지털 회로 설계 실습 (예비) 설계 실습 2. Switching Mode Power Supply (SMPS) A+2025.01.291. PWM 제어 회로 설계 PWM 칩(UC3845)을 이용하여 출력전압 0 V ~ 10 V (peak to peak), 스위칭 주파수 12.5 kHz의 PWM 제어 회로를 설계하였습니다. PWM 제어 회로와 Buck Converter 회로를 이용하여 스위칭 주파수 12.5 kHz, 입력 전압 5 V, 출력 전압 2.5 V의 SMPS를 설계하였습니다. 또한 PWM 제어 회로와 Boost Converter 회로를 이용하여 스위칭 주파수 12.5 kHz, 입력 전압 5 V, 출력 전압 10 V의 SMPS를 설계하였습니다. 2. Buck...2025.01.29
-
디지털집적회로 inverter 설계도 및 시뮬레이션 결과2025.04.281. CMOS 인버터 설계 CMOS 인버터는 다른 유형의 인버터에 비해 노이즈 마진이 넓고 전력 소비가 낮아 집적 회로 설계의 기반이 되고 있습니다. 이 프로젝트에서는 CMOS 인버터를 선택하여 설계하고 시뮬레이션을 수행했습니다. PMOS와 NMOS의 크기 비율을 변경하여 스위칭 임계 전압과 전파 지연 시간을 분석했습니다. 2. DC 분석 DC 분석에서는 스위칭 임계 전압(Vs)을 계산하고 PMOS/NMOS 크기 비율에 따른 변화를 확인했습니다. PMOS/NMOS 크기 비율이 1.4335일 때 Vs는 VDD/2보다 낮았고, 1일 때...2025.04.28
-
전기회로설계실습 3. 분압기(Voltage Divider) 설계2025.01.211. 분압기(Voltage Divider) 설계 이 실습의 목적은 부하효과(Loading Effect)를 고려한 분압기(Voltage Divider)를 설계, 제작하고 설계와 실험값을 비교, 분석하는 것입니다. 분압기 회로를 설계하고 부하 저항을 고려하여 전압과 전류를 계산하였습니다. 또한 부하가 연결되었을 때와 연결되지 않았을 때의 전압과 전류 변화를 분석하였습니다. 2. 부하효과(Loading Effect) 부하효과는 회로에 부하가 연결되면 회로의 전압과 전류가 변화하는 현상을 말합니다. 이 실습에서는 부하로 IC 칩을 연결하였...2025.01.21
-
디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 22025.05.161. 부울대수와 카르노맵 실험 1에서는 다음 회로를 시뮬레이션하고 진리표를 완성하였으며, 카르노 맵을 이용하여 각각의 논리식을 구하였습니다. 실험 결과는 이론값과 대체적으로 유사하게 나왔으며, 논리레벨 H 단계는 4.4V 정도로 충분히 잘 나왔고, 논리레벨 L 단계에서도 0.xxxV 정도로 거의 흡사한 결과를 보였습니다. 2. RS Flip-Flop 실험 3에서는 NOR 게이트, NAND 게이트, 그리고 클럭 신호를 이용한 RS Flip-Flop 회로를 각각 시뮬레이션하고 진리표를 작성하였습니다. 실험 결과 역시 이론값과 대체적으로...2025.05.16
6 / 77
