총 562개
-
서강대학교 22년도 전자회로실험 5주차 결과레포트 (A+자료)2025.01.121. 바이폴라 트랜지스터 BJT 바이폴라 트랜지스터는 두개의 pn 접합이 연결된 구조로, 세개의 단자 베이스, 이미터, 콜렉터가 있다. 바이폴라 트랜지스터의 전압-전류 특성은 IC와 IB의 비를 β라고 하며, 보통 100~200의 큰 값을 가진다. 하지만 IE와 IC의 비인 α는 1에 매우 가까운 수치가 된다. BJT는 VCE, VBE에 따라 동작 영역이 바뀌게 되는데, 일반적으로 가장 많이 BJT를 활용할 수 있는 영역은 능동영역으로, VCE가 VCEsat (=0.4V) 이상이고, VBE는 다이오드의 턴온전압과 비슷한 0.7V 이...2025.01.12
-
중앙대학교 전자회로설계실습 피드백 증폭기(Feedback Amplifier)2025.05.101. Series-Series 피드백 증폭기 이번 실험에서는 Series-Series 피드백 증폭기를 구현 및 측정하였다. 오직 입력전압의 변화로 출력 전류가 결정된다. 실험 4.2 (A)에서는 입력저항 1kΩ, (B)에서는 입력저항 10 kΩ으로 같은 입력전압을 가질 때, (A)와 (B)의 출력전압을 비교하였다. 이 같은 경우 둘의 출력전압이 같게 측정이 되었기 때문에 출력전류도 같음을 알 수 있다. 이론대로 실험 결과가 나왔음을 확인할 수 있다. 또한 LED전류가 Rf에 흐르는 전류와 같은데 입력전압을 늘릴수록 LED의 밝기가 ...2025.05.10
-
실험 21_차동 증폭기 심화 실험 예비보고서2025.04.281. 차동 증폭기 이 실험에서는 능동 부하를 사용한 차동 증폭기(differential amplifier)를 구성하여, 전압 이득과 CMRR을 측정하고자 한다. 차동 증폭기는 공통 모드 제거비(CMRR)가 중요한 특성이며, 이를 위해 부하 저항과 트랜지스터의 매칭이 중요하다. 능동 부하를 사용하면 저항 부하에 비해 공정 변화에 강하고 추가 비용이 들지 않는 장점이 있다. 2. 공통 모드 제거비(CMRR) 공통 모드 제거비(CMRR)는 차동 증폭기의 중요한 특성으로, 차동 입력과 공통 모드 입력에 대한 이득 비율을 나타낸다. CMRR...2025.04.28
-
실험 11. 공통 이미터 접지 증폭기 회로의 특성 실험2025.05.111. 공통 이미터 증폭기 회로 공통 이미터 증폭기 회로의 입력 임피던스, 출력 임피던스, 전류 이득, 전압 이득, 위상반전 특성을 이해할 수 있다. 이미터 접지 증폭기에서 교류전원 쪽에서 바라다본 저항은 이미터 다이오드와 병렬로 연결된 바이어스 저항들이며, 베이스 쪽으로 들여다본 저항은 입력 임피던스로 표시된다. 증폭기의 출력 쪽에서 발생되는 현상을 알아보기 위해 테브닌 회로를 구성하여 테브닌 전압과 테브닌 임피던스를 구할 수 있다. 2. 저항비와 전압비 공통 이미터 증폭기에서 저항비와 전압비가 같은 이유는 옴의 법칙에 의해 이미터...2025.05.11
-
전자회로설계 및 실습9_설계 실습9. 피드백 증폭기_결과보고서2025.01.221. Series-Shunt 피드백 증폭기 Series-Shunt 피드백 증폭기 회로를 구성하고 입력전압을 0V에서 6V까지 0.1V씩 증가시키며 출력전압의 변화를 확인하였다. 입력저항 1kΩ, 부하저항 RL에 대해 평균 4.52%의 오차로 출력전압을 측정하였다. 입력저항 10kΩ, 부하저항 RL에 대해서는 평균 3.13%의 오차로 출력전압을 측정하였다. 전원전압을 12V에서 8V로 변경하고 입력전압을 0V에서 4V까지 증가시키며 평균 5%의 오차로 출력전압을 측정하였다. 2. Series-Series 피드백 증폭기 Series-S...2025.01.22
-
2주차 16장 OrCAD 사용법 실험 예비 보고서2025.05.011. Op-amp 입력부 전류 Op-amp의 특성상 입력단자의 전압이 최대한 커야하고 이를 위해서는 입력 임피던스가 무한히 커야한다. 따라서 입력부에 들어가는 전류는 거의 유입되지 않는다. 2. Op-amp 입력부 전위차 Op-amp의 -단자에 입력을 가하여 증폭 작용을 하는 '반전 증폭 회로'에서, Op-amp의 단자 사이는 마치 단락된 것과 같은 상태로 작용하기 때문에 -단자의 전압(Vn)과 +단자의 전압(Vp)이 같아 전위차는 0이 된다. 3. Op-amp 전압이득 도출 Op-amp 회로에서 전압이득 Av = Vout/Vin은...2025.05.01
-
중앙대학교 연산 증폭기 회로 결과 보고서2025.01.291. 연산 증폭기 회로 실험을 통해 연산 증폭기 회로의 동작 원리를 이해하였다. 반전 증폭기와 비반전 증폭기의 특성을 확인하였고, 입력 오프셋 전압, 입력 바이어스 전류, 슬루율, 동상 제거비 등 연산 증폭기의 주요 특성을 측정하였다. 실험 결과에서 오차가 발생한 요인으로는 연산 증폭기의 성능 한계, 실험 환경의 잡음, 저항값의 오차, 입력 신호의 왜곡 등이 있었다. LM741과 LF351 연산 증폭기의 장단점을 비교하였는데, LM741은 정밀도가 높고 단순한 반면 LF351은 고속 신호 처리에 적합하다는 차이가 있었다. 1. 연산...2025.01.29
-
전자회로설계 및 실습6_설계 실습6. Common Emitter Amplifier 설계_예비보고서2025.01.221. Common Emitter Amplifier 설계 Rsig = 1 Ω, RL = 2 kΩ, VCC = 12 V인 경우, β = 100인 NPN BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(Av)이 -100 V/V인 emitter 저항사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가한다. 설계 과정에서 Early effect를 무시하고 이론부의 overall voltage gain Gv 식을 사용하여 RC를 결정하고, Rin, IC, IB, IE, VC, VE, VB, RE, ...2025.01.22
-
실험 10_MOSFET 바이어스 회로 결과 보고서2025.04.281. MOSFET 바이어스 회로 MOSFET을 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며, 이때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC 바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 MOSFET을 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서 공부하고, 실험을 통하여 그 동작을 확인하고자 한다. 2. MOSFET 바이어스 회로 구성 실험회로 1에서 드레인 전압이 8V, 드레인 전류가 1mA가 되도록 R_S, R_1, R_2를 구하였다...2025.04.28
-
전자공학실험 4장 BJT 기본 특성 A+ 예비보고서2025.01.131. npn형 BJT의 기본 동작 원리 npn형 BJT는 'n형 반도체(Emitter)-p형 반도체(Base)-n형 반도체(Collector)'의 결합으로 이루어진 트랜지스터로, V_E와 V_B, V_C의 크기 관계에 따라 EBJ(이미터와 베이스 간 결합), CBJ(컬렉터와 베이스 간 결합)영역에서 다이오드가 순방향, 역방향으로 나뉘게 되어 총 4가지의 동작 영역이 존재한다. 즉 V_BE, V_CB의 크기를 조절함으로써 전류의 방향과 크기를 제어한다. 2. npn형 BJT의 4가지 동작 영역 npn형 BJT는 V_E와 V_B, V_...2025.01.13
6 / 57
