총 325개
-
[A+보고서] Floyd 회로이론실험결과레포트_ 13 휘트스톤 브리지2025.05.131. 휘트스톤 브리지 회로 휘트스톤 브리지 회로에 대한 테브낭 등가회로를 구하고, 테브낭 회로가 원래 회로와 비교해볼 때 부하에 대해 같은 결과를 갖는다는 것을 실험을 통해 증명하였습니다. 또한 휘트스톤 브리지를 평형 시키고 평형브리지에 대한 테브낭 회로를 구하였습니다. 2. 테브낭 등가회로 불평형 휘트스톤 브리지에서 테브낭 저항값과 테브낭 전압을 계산하고 측정하여 오차율을 확인하였습니다. 평형 휘트스톤 브리지에서는 미지의 저항값을 찾고 테브낭 등가회로를 구하였습니다. 1. 휘트스톤 브리지 회로 휘트스톤 브리지 회로는 저항 측정을 ...2025.05.13
-
[A+]floyd 회로이론 예비레포트_12 테브낭 정리(LTspice 시뮬레이션)2025.05.131. 테브낭 정리 테브낭 정리는 임의의 선형회로를 내부 전압원과 내부 저항으로 구성된 등가회로로 변환할 수 있는 방법을 제공합니다. 이를 통해 회로의 특성을 간단하게 분석할 수 있습니다. 이 실험에서는 테브낭 등가회로를 구하고 부하저항의 효과를 비교하여 테브낭 정리의 유용성을 확인합니다. 2. 등가회로 변환 임의의 선형회로를 테브낭 등가회로로 변환하는 과정은 다음과 같습니다. 첫째, 구하려는 단자에서 부하저항을 제거하고 개방 단자 전압을 측정합니다. 둘째, 전원 등을 내부저항으로 대체하고 개방 단자에서 바라본 저항값을 계산합니다. ...2025.05.13
-
전자공학실험 11장 공통 소오스 증폭기 A+ 예비보고서2025.01.131. 공통 소오스 증폭기 이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다. 2. MOSFET 소신호 등가회로 MOSFET이 포화 영역에서...2025.01.13
-
RLC 직렬회로 결과보고서2025.01.121. RLC 직렬회로 이번 실험은 RLC 직렬회로를 이용하여 공진주파수를 측정해보고, 차단주파수, 대역폭, 양호도 등을 측정해보는 실험이었습니다. 주파수를 바꾸어가며 전압이 최대가 되는 지점을 찾고 공진주파수를 측정하였습니다. 공진주파수란 임피던스 Z가 최소가 되며 전류 I가 최대로 증가하는 지점을 의미합니다. 커패시터와 인덕터의 리액턴스 특성으로 인해 어느 한 지점에서 교차하게 되며, 이때 공진주파수가 발생합니다. 또한 공진주파수일 때 파형은 동상형태의 파형이 나오며, 공진주파수보다 낮으면 출력파형이 앞서고 공진주파수보다 크면 출...2025.01.12
-
Floyd의 기초회로실험 11장 중첩정리2025.01.191. 중첩정리 이 실험의 목적은 중첩 정리를 이용하여 두 개 이상의 전압원을 가진 선형회로에서 전압과 전류를 계산하고 실제 측정값과 비교하여 확인하는 것이다. 실험 결과 중첩정리가 올바르게 적용되었음을 확인할 수 있었다. 회로에서 계산된 전류와 전압값이 실제 측정값과 매우 유사한 것으로 나타났다. 2. 키르히호프의 법칙 실험에서 키르히호프의 전압법칙과 전류법칙이 성립함을 확인하였다. 전압의 대수합이 0에 가까운 값으로 나왔고, 전류의 합도 0에 가까운 값으로 계산되어 키르히호프의 법칙이 성립하는 것으로 나타났다. 3. 전류와 전압 ...2025.01.19
-
<일반물리학 실험2> 옴의법칙 결과보고서2025.01.221. 옴의 법칙 실험 결과에 따르면 V=I x R 의 관계가 성립하여 전압, 전류, 저항 간의 비례 관계가 확인되었습니다. 51Ω과 100Ω 저항을 사용한 실험에서 선형 분석을 통해 구한 저항값과 디지털 멀티미터로 측정한 저항값을 비교했을 때, 디지털 멀티미터로 측정한 값이 더 정확한 것으로 나타났습니다. 이는 직류 전원 공급장치의 출력 변동이 저항 측정에 영향을 미쳤기 때문으로 보입니다. 또한 디지털 멀티미터가 작은 변화를 더 정확하게 감지할 수 있다는 점도 확인되었습니다. 2. 회로 구성 이번 실험에서는 회로도를 보고 직접 회로...2025.01.22
-
전기전자개론 실험보고서 - 회로망정리(중첩, 데브닌, 노턴)2025.05.041. 중첩의 정리 중첩의 정리는 전류원이나 전압원에 관계없이 1개 이상의 전원을 가진 회로에서 어떤 요소의 전압 전류는 각각의 전원이 작용할 때의 전압 전류의 대수 합과 같다는 것을 설명합니다. 이를 통해 복잡한 회로를 간단한 등가회로로 변환할 수 있습니다. 2. 데브닌 정리 데브닌 정리는 임의의 선형 2단자 회로망을 데브닌 전압원 VTH와 내부저항 RTH의 직렬 연결된 등가회로로 대체할 수 있다는 것을 설명합니다. VTH와 RTH를 구하는 방법이 제시되어 있습니다. 3. 노턴의 정리 노턴의 정리는 임의의 선형 2단자 회로망을 하나...2025.05.04
-
MOSFET 바이어스 회로 실험 예비보고서2025.01.021. MOSFET 바이어스 회로 이 실험은 MOSFET 바이어스 회로를 구현하고 분석하는 것을 목적으로 합니다. 게이트 바이어스 회로와 베이스 바이어스 회로를 구성하고 각각의 회로에서 필요한 전압과 전류 값을 구하는 실험을 수행합니다. Pspice 시뮬레이션을 통해 회로를 분석하고 실험 결과를 예측합니다. 1. MOSFET 바이어스 회로 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)은 전자 기기에서 널리 사용되는 중요한 반도체 소자입니다. MOSFET 바이어스 회로는 MOSF...2025.01.02
-
A+ 받을 수 있는 중앙대학교 전기회로설계실습 설계실습 4. Thevenin 등가회로 설계2025.05.151. 테브난 등가이론 테브난 등가이론은 복잡한 회로를 한 개의 전압원과 저항으로 나타내어 바깥에 어떤 새로운 저항을 가져와도 쉽게 흐르는 전류와 걸리는 전압을 바로 측정할 수 있도록 한다. 따라서 테브난 등가회로가 실험적으로 맞는지에 대한 이해를 위하여 이번 실험은 중요하다. 2. 원본 회로 측정 그림 1과 같이 회로를 구성하고 RL에 걸리는 전압을 측정하였다. 이를 통해 RL을 통해 흐르는 전류를 계산하였다. 전압, 전류를 기록하였고, 3.1에서 계산한 값과의 오차를 확인하였다. 오차의 이유는 브레드보드의 자체저항, DMM의 저항...2025.05.15
-
전자회로실험1 4번째 실험보고서2025.05.091. BJT 특성 실험 이 실험에서는 BJT 소자의 특성을 측정하고 분석하였습니다. 베타(β) 측정 실험을 통해 BJT의 베이스 전류 변화에 따른 컬렉터 전류 변화를 관찰하였고, 평균 베타 값을 약 230으로 측정하였습니다. 또한 VCE-IC 특성 곡선 실험을 통해 BJT의 컬렉터 특성 곡선을 실험적으로 결정하고 그래프로 나타내었습니다. 실험 결과 분석에서는 Early 효과로 인해 선형 근사 모델이 적합하지 않음을 확인하였고, 비선형 모델 적용이 필요함을 제안하였습니다. 1. BJT 특성 실험 BJT(Bipolar Junction ...2025.05.09
6 / 33
