총 84개
-
전자공학실험 12장 소오스 팔로워 A+ 결과보고서2025.01.151. 소오스 팔로워 증폭기 소오스 팔로워는 출력 임피던스가 작으므로, 작은 부하 저항을 구동하는 데 많이 사용된다. 이 실험에서는 소오스 팔로워의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통해 확인하고자 한다. 2. MOSFET 동작 영역 MOSFET이 포화 영역에서 동작하는지 확인하기 위해 각 단자들의 전압을 측정하고 분석하였다. VGS>=Vth이면서 VDS>=VGS-Vth인 경우에 포화 영역, VGS>Vth이면서 VDS<VGS-Vth인 경우에는 트라이오드, VGS<Vth이여서 전류가 흐르지 않을 때는 차단 영...2025.01.15
-
인하대 VLSI 설계 2주차 inverter2025.05.031. Inverter 회로의 개념 Inverter 회로는 입력이 0일 때 출력으로 1이 출력되고 입력이 1이면 출력으로 0을 출력하는 회로를 말한다. CMOS Inverter 회로는 VDD에 PMOS, GROUND에 NMOS가 연결되어 있으며, 입력 신호가 1일 때 PMOS는 OFF, NMOS는 ON이 되어 출력 단자 Y가 VDD와 차단되고 GND와 연결되어 0의 값을 출력하며, 입력 신호가 0일 때 PMOS는 ON, NMOS는 OFF가 되어 출력 단자 Y가 VDD와 연결되고 GND와 차단되어 1의 값을 출력한다. 2. Invert...2025.05.03
-
실험 15_다단 증폭기 예비 보고서2025.04.271. 다단 증폭기 다단 증폭기는 단일단 증폭기만으로는 이득이 부족하거나, 소오스 및 부하 임피던스와 증폭기 자체의 입력-출력 임피던스의 차이가 클 경우에 사용된다. 이 실험에서는 MOSFET을 이용한 다단 증폭기를 구성하고, 그 특성을 분석하고자 한다. 2. 공통 소오스 증폭기 공통 소오스 증폭기와 소오스 팔로워를 연결하여 2단 증폭기와 3단 증폭기를 구성하였다. 이를 통해 작은 부하 저항을 구동하면서 큰 전압 이득을 얻을 수 있다. 3. 입력-출력 임피던스 다단 증폭기의 전압 이득은 증폭기 자체의 전압 이득뿐만 아니라 입력-출력 ...2025.04.27
-
디지털제품과 일반 아날로그 제품의 신제품 개발과정 비교 분석2025.05.021. 아날로그 제품 개발 과정 아날로그 제품 개발 과정은 아이디어 창출 > 아이디어 평가 > 제품 콘셉트 개발 및 테스트 > 마케팅 전략 개발 > 사업 분석 및 제품 실체화 > 시장 시험 > 상품화의 과정을 거친다. 이 중, 아이디어 평가 및 전략개발 방향까지 기획의 파트이며, 사업분석 및 사업 실체화는 제품을 본격적으로 찍어내기 전, 마지막 보류 단계라고 볼 수 있다. 2. 디지털 제품 개발 과정 디지털 제품 개발과정은 아이디어 창출 > 제품 정의 > 프로토 타입 제작 > 초기 디자인 > 검증 및 테스트 > 상업화의 단계를 거친다...2025.05.02
-
전자공학실험 14장 캐스코드 증폭기 A+ 예비보고서2025.01.131. 캐스코드 증폭기 이 실험에서는 MOSFET을 이용한 캐스코드 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 캐스코드 증폭기는 공통 소오스 증폭기보다 높은 전압 이득을 얻을 수 있어서 널리 사용되고 있다. 이 실험에서는 캐스코드 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구한 후, 이를 실험에서 확인하고자 한다. 2. 바이어스 회로 또한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서도 공부하고, 실험을 통하여 동작을 확인한다. 1. 캐스코드 증폭...2025.01.13
-
실험 16_전류원 및 전류 거울 결과보고서(실험절차 책이랑 다르니 참고하시고 구매하세요)2025.04.281. 전류원 및 전류 거울 이 실험에서는 아날로그 증폭기에서 부하로서 널리 사용되고 있는 정전류원 및 전류 거울을 이용한 능동 부하(active load) 회로를 구성하고, 이를 실제로 구현함으로써 정전류원 및 전류 거울의 특성을 정확하게 파악하고자 하였다. 실험 절차에 따라 M1 트랜지스터의 gm을 결정하고, Vpbias 전압과 IREF 전류를 생성하였다. 또한 전류 거울에 의해 결정되는 Vpbias, IREF와 I1 전류를 측정하였다. 이를 바탕으로 공통 소스 증폭기의 입력-출력 DC 전압 레벨을 확인하였다. 2. 전류 오차 분...2025.04.28
-
실험 18_증폭기의 주파수 응답 특성 예비보고서2025.04.281. 공통 소오스 증폭기의 주파수 응답 특성 이 실험에서는 공통 소오스 증폭기의 주파수 응답 특성을 실험하여 대역폭의 개념을 이해하고, 이득과 대역폭 사이의 관계를 파악한다. 증폭기에 사용되는 트랜지스터 내부의 기생 커패시턴스로 인해 주파수에 따라 전압 이득 및 위상이 변하며, 대역폭은 증폭기의 응용 범위를 결정하는 중요한 척도이다. 실험을 통해 증폭기의 전압 이득과 대역폭의 곱이 일정한 관계가 있음을 이해하고자 한다. 2. MOSFET의 고주파 모델 MOSFET의 고주파 대역에서의 소신호 등가회로는 게이트-소스 커패시턴스와 게이트...2025.04.28
-
다단 증폭기 실험 보고서2025.01.021. 2단 증폭기 실험회로 1에서 R1, R2, R3, R4, R5, R6을 고정하고 회로를 구성한 후, 공통 소스 증폭기 2 출력의 DC 값이 6V가 되도록 하는 값을 결정했습니다. 이 경우 M1의 각 단자들의 전압(VDS, VGS, VBS) 및 전류(ID, IG, IS)를 구하고, MOSFET이 포화 영역에서 동작하는지 확인했습니다. 포화 영역에서 회로가 동작하는 경우 M1의 트랜스 컨덕턴스 값, 출력 저항 Rout을 구하여 소신호 등가회로를 그리고, 실험회로 1의 이론적인 전압 이득을 계산했습니다. 입력에 10kHz의 0.01...2025.01.02
-
전자회로실험 과탑 A+ 결과 보고서 (실험 11 공통 소오스 증폭기)2025.01.291. 공통 소오스 증폭기 회로 공통 소오스 증폭기 회로에서 입력(v_t)은 게이트-소오스 전압(V_GS)이고, 출력(v_o)은 드레인-소오스 전압(V_DS)이다. 게이트-소오스 사이의 소신호 입력 전압에 비례하는 전류가 드레인에 흐르고, 이 전류가 출력 쪽의 저항 R_D에 의해 전압으로 변환되면서 전압을 증폭시킨다. 바이어스 회로를 포함한 공통 소오스 증폭기 회로에서 R_1, R_2, R_S는 게이트에 적절한 바이어스 전압을 제공해 MOSFET이 활성 영역(포화 영역)에서 동작하도록 한다. 2. 공통 소오스 증폭기의 입력-출력 특성...2025.01.29
-
트랜지스터의 기본 동작 원리와 특성 분석2025.05.041. 트랜지스터의 기본 동작 원리 트랜지스터는 기본적으로 두 가지 형태인 2극 접합 트랜지스터(BJT)와 필드효과 트랜지스터(FET)가 있다. 이번 실험에서는 BJT 중 npn 트랜지스터를 사용했다. npn 트랜지스터는 n형 반도체와 p형 반도체가 접합된 구조로, 이미터-베이스-컬렉터 단자로 구성된다. 트랜지스터는 차단동작영역, 선형동작영역, 포화동작영역의 3가지 동작 모드를 가진다. 실험을 통해 각 동작 모드의 특성을 확인할 수 있었다. 2. 트랜지스터의 증폭 특성 실험 2에서 베이스 전류 I_B와 컬렉터 전류 I_C의 관계를 확...2025.05.04
6 / 9
