총 60개
-
디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 22025.05.161. Multiplexer (MUX) 4-to-1 MUX를 구성하고, S1과 S0의 입력신호에 따른 출력 Y를 실험한 결과, 이론값대로 잘 나왔으며 전압 레벨도 High는 4.36V, Low는 0.16V로 잘 측정되었다. 이를 통해 여러 입력 데이터 중에서 하나를 선택하는 조합 논리회로인 MUX를 잘 활용한 실험 결과였다. 2. Demultiplexer (DEMUX) 1-to-4 DEMUX를 구성하고, S1과 S0, Y의 입력상태에 따라 출력 D0~D3를 실험한 결과, 이론값대로 잘 나왔으며 전압 레벨도 High는 4.45V, Lo...2025.05.16
-
LED 소신호 모델 분석2025.05.111. Impedance matching Impedance matching 진행 시 실험 값과 수식 7과 수식 8을 이용한 fitting 값을 matching하여 ㅇ, ㅇ, ㅇ의 값을 결정한다. 2. Capacitance Capacitance 값이 증가하면 [그림 1]의 ㅇ(ㅇ)가 오른쪽으로 이동하는 것을 확인할 수 있고 ㅇ가 증가하면 ㅇ(ㅇ)의 극솟값이 더 작아지는 것을 확인할 수 있었다. ㅇ의 증가를 통해 [그림 1]의 ㅇ(ㅇ)의 극댓값이 증가함을 확인하였다. 3. C-I 그래프 C-I 그래프는 전류에 따라 capacitance ...2025.05.11
-
[논리회로실험] 실험5. Decoder&Encoder 결과보고서2025.05.051. Decoder 실험 1에서는 2x4 Decoder의 회로를 구성하고 동작을 확인했습니다. Decoder는 출력보다 작은 입력을 가지며 2x4 Decoder의 경우 2비트의 입력을 가하면 4비트의 출력값이 나오게 동작합니다. 실험 결과 2비트 입력 00, 01, 10, 11이 4비트 출력 0001, 0010, 0100, 1000로 예상결과 truth table과 일치했습니다. 실험 2에서는 BCD to Decimal Decoder를 확인했는데, 이진수를 입력하면 십진수 값으로 출력해주는 역할을 합니다. 2. Encoder 실험 ...2025.05.05
-
[A+보장]한양대에리카A+맞은 레포트, 회로이론응용및실험_Capacitor 및 Inductor의 특성2025.01.151. Capacitor 커패시터는 내부에 있는 전기장에 에너지를 축적하는 전자부품이다. 서로 평행하게 보고 있는 두 개의 전극 판 사이에 생기는 공간에 유전체가 들어있고 전하를 저장하기도 하는 부품이다. 커패시터는 재질과 구조에 따라서 다양한 종류를 가지고 있으며, 극성의 유무로 인해서 분류할 수 있다. 극성이 있는 커패시터는 전해 커패시터와 탄탈 커패시터가 있으며, 극성이 없는 커패시터는 필름 커패시터, 세라믹 커패시터, 칩 세라믹 커패시터 등이 있다. 커패시터의 용량 단위는 F이며, 직렬 연결 값은 역수로 더해준 다음에 역수를 ...2025.01.15
-
A+ 연세대학교 기초아날로그실험 5주차 결과레포트2025.05.101. Inverting amplifier 실험 결과 그림1과 같이 Inverting amplifier 회로를 빵판에 구성하였다. 저항 을 사용하였으며 저항 는 47과 150k 두가지를 사용하였다. 또한 myDAQ를 이용하여 Op-amp의 전원단자 , 에 각각 15V와 -15V를 걸어주었다. 입력 전원은 진폭 0.1V (=0.2)와 주파수 1kHz의 교류 전원으로 설정하였다. 실험 결과 매우 작은 오차율이 나왔으며 입력 파형과 출력 파형이 서로 반대인 것을 확인할 수 있었다. Bode plot 분석 결과 특정 주파수보다 커지면 gai...2025.05.10
-
[A+, 에리카] [A+] 2021-1학기 논리설계및실험 Flip-Flops, Latch 실험결과보고서2025.05.011. Flip-Flop Flip-Flop은 클럭(CLK) 입력을 받아 그에 따라 상태를 바꾸는 기억소자입니다. 실험에서는 74LS112를 활용하여 JK Flip-Flop의 동작을 확인하였습니다. JK Flip-Flop은 SR Flip-Flop, D Flip-Flop과 달리 negative edge일 때 출력이 바뀌며, J와 K가 둘 다 1인 경우에는 출력값을 반전시켜줍니다. 2. Latch Latch는 클럭(CLK) 입력을 가지지 않는 기억소자입니다. 실험에서는 SR Latch와 D Latch의 동작을 확인하였습니다. SR Latc...2025.05.01
-
[중앙대학교 전기회로설계실습] A+ 결과보고서 5. Oscilloscope와 Function Generator 사용법2025.05.031. Oscilloscope Oscilloscope의 동작원리를 이해하고 사용방법을 익히는 것이 이 실험의 목적입니다. Oscilloscope는 전기 신호의 파형을 관찰하고 분석하는 데 사용되는 중요한 전자 계측 장비입니다. 2. Function Generator Function Generator의 동작원리를 이해하고 사용방법을 익히는 것이 이 실험의 목적입니다. Function Generator는 다양한 파형을 생성할 수 있는 전자 장비로, 전기 회로 설계 및 분석에 널리 사용됩니다. 3. 사인파 사인파는 가장 기본적인 주기 함수...2025.05.03
-
디지털시스템설계실습_HW_WEEK102025.05.091. FSM Detector 이번 과제를 통해 FSM Detector를 구현해보는 시간이었습니다. Testbench에서 1101 sequency를 포함하는 input x '011011011110111' sequency를 생성하여 그 결과를 확인했습니다. FSM 모듈은 위의 input을 감지하고 그에 따라 1을 출력하는 것을 알 수 있었습니다. 그리고 이 과정을 분석하면서 Detector의 원리도 이해할 수 있었습니다. 2. Verilog Code 과제에서는 FSM_Detector 모듈을 Verilog로 구현하고, Test Bench...2025.05.09
-
RFIC 설계 및 실험2025.05.101. Demodulator Circuit Demodulator 회로는 필터를 사용하여 위상 왜곡을 시뮬레이션합니다. GSM 소스는 10dBm의 전력을 가지며, Butterworth 필터를 사용합니다. 입력 및 출력 변조 신호를 시뮬레이션하고 도시합니다. 2. Envelope Controller Envelope 제어기는 GSM 신호의 포락선을 제어합니다. 3. GSM 데이터 스펙트럼 GSM 데이터 스펙트럼을 도시합니다. 입력 전압(Vin) 및 출력 전압(Vout)의 dBm 값을 도시합니다. Vout의 크기와 위상을 극좌표로 도시합니다...2025.05.10
-
디지털시스템설계실습_HW_WEEK52025.05.091. 4bit comparator 4비트 comparator 모듈을 구현하고, 이를 연결하여 8비트 cascadable comparator 모듈을 구현하였다. 각 비트를 비교하여 크다, 같다, 작다로 분류하여 출력하는 과정을 이해할 수 있었다. 2. Matrix multiplication 행렬 곱셈 모듈을 구현하면서 컴퓨터가 곱셈 연산을 수행하는 방식을 이해할 수 있었다. 2차원 배열 형태로 구현하는 것이 어려웠다. 3. Positive-edge triggered D flip-flop 양 에지 트리거 D 플립플롭을 구현하면서 동작 ...2025.05.09
4 / 6
