
디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 2
본 내용은
"
디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 2
"
의 원문 자료에서 일부 인용된 것입니다.
2023.09.25
문서 내 토픽
-
1. Multiplexer (MUX)4-to-1 MUX를 구성하고, S1과 S0의 입력신호에 따른 출력 Y를 실험한 결과, 이론값대로 잘 나왔으며 전압 레벨도 High는 4.36V, Low는 0.16V로 잘 측정되었다. 이를 통해 여러 입력 데이터 중에서 하나를 선택하는 조합 논리회로인 MUX를 잘 활용한 실험 결과였다.
-
2. Demultiplexer (DEMUX)1-to-4 DEMUX를 구성하고, S1과 S0, Y의 입력상태에 따라 출력 D0~D3를 실험한 결과, 이론값대로 잘 나왔으며 전압 레벨도 High는 4.45V, Low는 0.18V로 잘 측정되었다. 이를 통해 여러 출력 단자 중에서 하나로 데이터를 내보내는 조합 논리회로인 DEMUX를 잘 활용한 실험 결과였다.
-
3. 74LS153 MUX4-to-1 MUX를 74LS153으로 구성하고, S1과 S0, Strobe의 입력신호에 따른 출력 Y를 실험한 결과, 이론값대로 잘 나왔으며 전압 레벨도 High는 4.3V, Low는 0.12V로 잘 측정되었다. 이를 통해 여러 입력 데이터 중에서 하나를 선택하는 조합 논리회로인 MUX를 잘 활용한 실험 결과였다.
-
4. 74LS139 DEMUX1-to-4 DEMUX를 74LS139로 구성하고, S1과 S0, Strobe의 입력신호에 따라 출력 Y0~Y3를 실험한 결과, 이론값대로 잘 나왔으며 전압 레벨도 High는 4.3V, Low는 0.16V로 잘 측정되었다. 이를 통해 여러 출력 단자 중에서 하나로 데이터를 내보내는 조합 논리회로인 DEMUX를 잘 활용한 실험 결과였다.
-
5. 비동기 JK Flip-Flop 카운터JK Flip-Flop을 이용한 비동기 카운터를 설계하고, 오실로스코프를 사용하여 파형을 측정한 결과, 클록 펄스를 첫 번째 플립플롭에만 연결한 비동기 카운터로써, 나머지 플립플롭들은 앞단의 출력이 클록 펄스로 작용하는 것을 확인할 수 있었다. 클록에 NOT 게이트가 있으므로 상향 게이트라고 볼 수 있고, 그러므로 2분주, 4분주, 8분주, 16분주의 결과가 나오는 것을 확인할 수 있었다.
-
6. 동기 JK Flip-Flop 카운터JK Flip-Flop을 이용한 동기 카운터를 설계하고, 오실로스코프를 사용하여 파형을 측정한 결과, 회로의 모든 플립플롭에 클록 펄스를 동시에 인가하는 동기 카운터로 설계한 회로이다. 클록에 NOT 게이트가 있으므로 상향 카운터라고 볼 수 있고, 그러므로 각각 2분주, 4분주, 8분주, 16분주의 결과가 나오는 것을 확인할 수 있었다.
-
7. 비동기 JK Flip-Flop 카운터와 MUXJK Flip-Flop 플립플롭을 이용한 비동기 카운터와 MUX를 설계하고, S1,S0의 입력에 따른 출력파형(Y)을 오실로스코프를 사용하여 측정하려 했으나 시간이 부족해 실패했다. 이론적으로는 JK F.F을 활용한 비동기 카운터로서, 클럭에 NOT게이트가 있어 상향 카운터로 보이며, 첫 번째 AND 게이트는 00이므로 2분주, 두 번째 AND 게이트는 01이므로 4분주, 세 번째 AND 게이트는 10이므로 8분주, 마지막 네 번째 AND 게이트는 11이므로 16분주의 출력파형을 보일 것으로 예상된다.
-
8. 오차 분석이론분석, 시뮬레이션 결과와 실험결과 간 오차가 발생하는 이유는 다음과 같다. 첫째, 전류의 값은 자연적인 현상을 인간이 임의적인 수로 나타낸 것이라 정확한 값을 구하기 어렵다. 둘째, 점퍼선에서도 저항이 존재하여 전류가 이동하면서 자연스럽게 그 저항의 영향을 받기 때문에 오차가 발생한다. 셋째, 보관 환경에 따라 브래드 보드가 부식되어 이론에 가까운 완벽한 상태가 아니었을 가능성이 크다.
-
1. Multiplexer (MUX)Multiplexers (MUX) are essential digital logic circuits that allow multiple input signals to be selected and routed to a single output. They are widely used in various electronic systems, including computers, communication devices, and control systems. MUXs provide efficient data management and resource sharing, enabling the selection of the appropriate input based on a control signal. Their ability to handle multiple inputs and direct them to a single output makes them crucial components in modern digital systems, where the efficient use of resources is paramount. MUXs contribute to the overall performance, flexibility, and scalability of digital circuits, making them an indispensable part of digital design.
-
2. Demultiplexer (DEMUX)Demultiplexers (DEMUX) are digital logic circuits that perform the opposite function of multiplexers. They take a single input signal and route it to one of several outputs based on a set of control signals. DEMUXs are essential in digital systems for tasks such as address decoding, data distribution, and peripheral device selection. They enable the efficient utilization of resources by directing a single input to the appropriate output, which is particularly useful in applications where multiple devices or components need to be accessed or controlled independently. DEMUXs play a crucial role in the organization and management of digital data, contributing to the overall efficiency and flexibility of digital systems.
-
3. 74LS153 MUXThe 74LS153 is a widely used integrated circuit (IC) that implements a dual 4-to-1 multiplexer. This IC is part of the 74LS (Low-Power Schottky) series, known for its high-speed and low-power characteristics. The 74LS153 MUX allows the selection of one of four input signals and routes it to a single output, based on a 2-bit select signal. This versatile component finds applications in a variety of digital circuits, such as data selection, address decoding, and control logic. Its compact design and reliable performance make it a popular choice for designers working on complex digital systems. The 74LS153 MUX contributes to the efficient management of data and resources, enabling the development of more sophisticated and compact digital solutions.
-
4. 74LS139 DEMUXThe 74LS139 is a dual 1-to-4 line decoder/demultiplexer IC that is part of the 74LS (Low-Power Schottky) series. This versatile component takes a single input signal and routes it to one of four outputs based on a 2-bit select signal. The 74LS139 DEMUX is widely used in digital circuits for address decoding, data distribution, and peripheral device selection. Its ability to efficiently direct a single input to the appropriate output makes it a valuable tool for designers working on complex digital systems. The compact design and reliable performance of the 74LS139 DEMUX contribute to the overall efficiency and flexibility of digital circuits, enabling the development of more sophisticated and compact solutions.
-
5. 비동기 JK Flip-Flop 카운터Asynchronous JK flip-flop counters are a type of digital counter that utilize JK flip-flops without the need for a common clock signal. These counters rely on the inherent toggling behavior of JK flip-flops to advance the count, making them independent of a global clock. This asynchronous design offers several advantages, such as reduced power consumption, simpler circuit implementation, and the ability to operate at higher speeds compared to synchronous counters. Asynchronous JK flip-flop counters find applications in various digital systems, including timing circuits, frequency dividers, and event-driven applications where the precise timing of the clock signal is not critical. However, they may be more susceptible to race conditions and glitches, requiring careful design and implementation to ensure reliable operation. Overall, asynchronous JK flip-flop counters provide a flexible and efficient solution for digital counting applications.
-
6. 동기 JK Flip-Flop 카운터Synchronous JK flip-flop counters are a type of digital counter that utilize JK flip-flops with a common clock signal. In these counters, the state changes of the JK flip-flops are synchronized with the clock, ensuring that all state transitions occur at the same time. This synchronous design offers several advantages, such as improved reliability, better noise immunity, and easier control and synchronization with other digital components. Synchronous JK flip-flop counters are widely used in digital systems where precise timing and coordination are crucial, such as in microprocessors, digital signal processing, and communication systems. The synchronous nature of these counters simplifies the design and analysis of the overall digital circuit, making them a popular choice for many digital applications. However, the requirement for a common clock signal can introduce additional complexity and power consumption compared to asynchronous designs. Overall, synchronous JK flip-flop counters provide a robust and reliable solution for digital counting applications where precise timing and coordination are essential.
-
7. 비동기 JK Flip-Flop 카운터와 MUXThe combination of asynchronous JK flip-flop counters and multiplexers (MUXs) can create versatile and efficient digital circuits. Asynchronous JK flip-flop counters, with their independent toggling behavior, can be used to generate a sequence of states or counts. By connecting these counters to a MUX, the output of the counter can be selectively routed to different destinations based on control signals. This integration of asynchronous counters and MUXs allows for the efficient management and distribution of digital data, enabling applications such as address decoding, data selection, and control logic. The asynchronous nature of the counters can provide faster response times and reduced power consumption, while the MUX ensures the appropriate data is directed to the desired output. This combination of components can be particularly useful in digital systems where flexibility, speed, and efficient resource utilization are crucial, such as in embedded systems, digital signal processing, and control applications.
-
8. 오차 분석Error analysis is a critical aspect of digital circuit design and evaluation. It involves the systematic identification, quantification, and mitigation of various sources of errors that can arise in digital systems. These errors can stem from factors such as component tolerances, noise, timing issues, and environmental conditions. Performing a thorough error analysis is essential to ensure the reliability, accuracy, and performance of digital circuits. By understanding the potential sources of errors and their impact, designers can implement appropriate strategies to minimize or compensate for these errors. This may include the use of redundancy, error detection and correction mechanisms, calibration techniques, and robust circuit design practices. Effective error analysis enables the development of digital systems that can operate within acceptable error margins, meeting the required specifications and ensuring the overall integrity and reliability of the digital solution. It is a crucial step in the design and validation of any high-performance, mission-critical, or safety-critical digital system.
-
디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 21. JK Flip-Flop 실험 JK 플립플롭에서 입력 J와 K가 모두 1일 때, 출력 Q와 Q'의 논리 레벨이 바뀌는 토글(Toggle)이 잘 일어난 모습이다. 논리레벨이 0일 때 완전 0이 아닌 0.15V 수준의 0에 매우 비슷한 값이 나왔으며, 논리레벨이 1일 때는 완전 5V가 아닌, 4.5V 수준의 5V에 매우 비슷한 값이 나왔다. 2. D Fli...2025.05.16 · 공학/기술
-
디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 11. D 플립플롭 D 플립플롭은 1개의 입력(D)과 2개의 출력(Q, Q') 및 CK를 가지고 있다. 입력 D와 출력 Q는 항상 같으며, 이는 데이터를 기록하는 것과 같아서 D 플립플롭이라는 이름이 붙었다. D 플립플롭 IC 패키지의 특징은 입력이 두 번째, 출력이 다섯 번째와 여섯 번째에 있다. 2. JK 플립플롭 JK 플립플롭은 입력 J와 K가 모두 1...2025.05.16 · 공학/기술
-
디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 21. 부울대수와 카르노맵 실험 1에서는 다음 회로를 시뮬레이션하고 진리표를 완성하였으며, 카르노 맵을 이용하여 각각의 논리식을 구하였습니다. 실험 결과는 이론값과 대체적으로 유사하게 나왔으며, 논리레벨 H 단계는 4.4V 정도로 충분히 잘 나왔고, 논리레벨 L 단계에서도 0.xxxV 정도로 거의 흡사한 결과를 보였습니다. 2. RS Flip-Flop 실험 ...2025.05.16 · 공학/기술
-
디지털 회로 실험 및 설계 - Encoder, Decoder 실험 21. 디지털 회로 실험 이 보고서는 디지털 회로 실험 및 설계 과정에서 Encoder와 Decoder 실험을 수행한 결과를 다루고 있습니다. 실험에서는 74LS148 Encoder와 74LS138 Decoder 회로를 구현하고, 입력에 따른 출력 동작을 확인하였습니다. 또한 JK Flip-Flop의 동작도 관찰하였습니다. 실험 결과 분석에서는 초기값, 우선...2025.05.16 · 공학/기술
-
[A+, 에리카] [A+] 2021-1학기 논리설계및실험 Flip-Flops, Latch 실험결과보고서1. Flip-Flop Flip-Flop은 클럭(CLK) 입력을 받아 그에 따라 상태를 바꾸는 기억소자입니다. 실험에서는 74LS112를 활용하여 JK Flip-Flop의 동작을 확인하였습니다. JK Flip-Flop은 SR Flip-Flop, D Flip-Flop과 달리 negative edge일 때 출력이 바뀌며, J와 K가 둘 다 1인 경우에는 출력값...2025.05.01 · 공학/기술
-
홍익대_디지털논리회로실험_9주차 예비보고서_A+1. 8-bit Serial-in Parallel-out Shift Register 74164 74164의 datasheet를 확인하고 의 역할에 대하여 설명하였습니다. MR은 ACTIVE LOW로 작동하며 HIGH가 입력될 경우 74164 칩은 Shift register의 본래 기능을 수행하고, LOW가 입력될 경우 다른 입력에 무관하게 Q0~Q7에 0이...2025.01.15 · 공학/기술