총 1,011개
-
서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers2025.01.201. Flip-flops 실험을 통해 flip-flop의 종류와 동작 원리를 이해했습니다. SR latch, D latch, JK flip-flop, T flip-flop 등 다양한 flip-flop의 특성을 확인했고, 특히 setup time과 hold time, propagation delay 등의 개념을 배웠습니다. 이를 통해 순차 논리회로 설계 시 고려해야 할 중요한 요소들을 학습했습니다. 2. Registers 여러 개의 flip-flop을 직렬 또는 병렬로 연결하여 register를 구현하는 방법을 배웠습니다. regis...2025.01.20
-
논리회로및실험 레포트2025.01.181. 논리회로 및 실험 이 레포트는 논리회로 및 실험 과목에서 수행한 프로젝트에 대한 결과 보고서입니다. 실습 목표는 프로젝트 디렉토리를 만들고 VHDL 코드를 이해하며 설명할 수 있는 것이었습니다. 코드 분석을 통해 상승 에지에서 작동하는 래치 회로를 이해할 수 있었고, 다양한 경우의 수를 고려하여 결과값을 설정했다는 점이 인상 깊었습니다. 앞으로 더 열심히 공부하여 VHDL 코드를 완전히 이해하고 싶다고 언급했습니다. 1. 논리회로 및 실험 논리회로 및 실험은 전자공학의 기초 분야로서 매우 중요합니다. 논리회로는 디지털 시스템을...2025.01.18
-
디지털회로 실험 보고서 전체본2025.01.171. AND, OR, NOT 게이트 실험 01에서는 AND 게이트와 OR 게이트의 논리 동작을 실험하고, NOT 게이트의 논리 동작을 실험했습니다. AND 게이트는 모든 입력이 1일 때 출력이 1이 되고, OR 게이트는 어느 한 입력이 1이면 출력이 1이 됩니다. NOT 게이트는 입력과 반대의 논리 레벨을 출력합니다. 실험 결과를 통해 이러한 게이트의 논리 동작을 확인할 수 있었습니다. 2. NAND, NOR 게이트 실험 02에서는 NAND 게이트와 NOR 게이트의 논리 동작을 실험했습니다. NAND 게이트는 AND 논리의 부정이며...2025.01.17
-
디지털 논리실험 8주차 예비보고서2025.05.061. Gated D Latch Gated D Latch는 D와 EN을 입력 값으로 가지며, Q와 Q'를 출력 값으로 가진다. S-R Latch와 유사하지만 EN이라는 가드를 통해 S와 R의 값이 1,1이 되는 경우를 막는다는 점에서 차이가 있다. EN의 입력 값이 LOW일 때는 D 값과 상관없이 출력 값이 변하지 않으며, EN의 입력 값이 HIGH일 때는 D 값을 Q의 값으로 전달한다. 2. D Flip-flop D Flip-flop은 D Latch와 같이 D의 값을 Q의 값으로 전달해주지만, Latch와 달리 Flip-flop은 ...2025.05.06
-
홍익대 디지털논리실험및설계 5주차 예비보고서 A+2025.05.161. 전가산기 가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두 자리수 이상의 덧셈을 수행하지 못한다. 이를 해결하기 위해 전가산기는 반가산기를 이어 붙여 만들어진 것이다. 2. LSB와 MSB LSB는 Least Significant Beat의 줄임말로 가장 낮은 위치의 비트를 ...2025.05.16
-
기초전자회로실험 (전체리포트)2025.01.181. 전자회로 기본 실험 이번 실험에서는 전자회로의 기본적인 계측기 사용법과 직병렬 회로, 다이오드 회로 설계 및 기판 납땜 실습을 진행했습니다. 저항, 멀티미터, 파워서플라이, 브레드보드 등의 기본 소자와 회로 구성 방법을 익혔고, 전압 분배 법칙, 전류 분배 법칙, KVL, KCL 등 전자회로의 기본 이론을 학습했습니다. 또한 다이오드의 특성과 정류 회로에 대해서도 실험을 진행했습니다. 2. 트랜지스터 특성 실험 2주차에는 트랜지스터의 종류와 리드선 확인, 트랜지스터 회로 구성 및 전압/전류 측정 실험을 진행했습니다. 트랜지스터...2025.01.18
-
전기전자기초실험2 5주차 트랜지스터1(예비+결과레포트)2025.01.241. 트랜지스터의 종류 트랜지스터에는 BJT(Bipolar Junction Transistor)와 FET(Field Effect Transistor)가 있습니다. BJT는 전류 제어 방식으로 작동하며 NPN과 PNP 두 가지 유형이 있습니다. FET는 전압으로 제어되며 JFET(Junction FET)와 MOSFET(Metal-Oxide-Semiconductor FET) 등이 있습니다. MOSFET은 전력 제어에 유리하고 빠른 스위칭 속도로 다양한 전자기기에 활용됩니다. 2. NPN 트랜지스터와 PNP 트랜지스터의 차이 NPN 트랜...2025.01.24
-
심리학 연구법 변량분석의 논리2025.01.131. 변량분석의 논리 변량분석의 논리는 다음과 같습니다. 1) 어떤 특정한 변인의 관찰된 값을 그러한 값에 기여하는 서로 다른 요소들의 선형적 조합(linear combination)으로 기술하는 수학적 모형 2) 예: 35 = 5 + 6 + 24 (1 5) + (2 3) + (3 8) 3) 일반적 형태: Y = a1X1 + a2X2 + a3X3 + --- + C 4) 단순 형태: Y = A + E (Y=종속변인, A=처치효과, E=실험오차) 2. 일반선형모형(General Linear Model) 일반선형모형(General Lin...2025.01.13
-
광운대학교 전기공학실험 실험3. 부울대수와 논리조합 예비레포트2024.12.311. 부울대수 부울대수는 논리변수의 입력과 논리변수 출력간의 함수관계를 수식의 형태로 표현하는 수학체계입니다. 부울대수 체계 안에서 모든 논리변수는 0, 1의 두 상태 중 하나를 갖습니다. 부울대수의 기본 연산에는 OR, AND, NOT 연산이 있으며, 이에 따른 교환법칙, 결합법칙, 분배법칙, 흡수법칙 등의 정리가 성립합니다. 드모르강의 정리를 통해 OR과 AND, NOT 게이트 간의 관계를 이해할 수 있습니다. 2. 논리조합 모든 논리적 함수관계는 AND, OR, NOT 세 가지의 기본 동작 조합으로 표현할 수 있습니다. 이를 ...2024.12.31
-
논리회로 시간 지연 측정 실험 보고서2025.01.281. 논리회로 시간 지연 측정 이 실험은 논리회로의 기본 구성 요소인 인버터 IC를 이용하여 NOT 게이트 2개를 구성하고, 함수발생기와 오실로스코프를 활용하여 신호 전송 시간차를 측정함으로써 논리회로의 시간 지연 측정을 분석하는 것을 목표로 하였습니다. 실험을 통해 논리회로의 시간 지연 측정 및 오차 분석의 중요성을 인식하게 되었습니다. 2. 디지털 회로 설계 이 실험을 통해 디지털 회로 설계 시 지연 시간의 영향을 최소화하기 위한 방법이 필요함을 인식하게 되었습니다. 회로의 설계 및 동작 원리와 관련된 지연 시간 문제를 고려해야...2025.01.28
4 / 102
