총 1,011개
-
한양대 논리설계및실험 Breadboard 및 기본 논리게이트2025.05.041. 논리 회로 구성 이 실험에서는 칩 회로도를 구성하고 있는 논리 회로를 배우며, AND, OR, NAND 게이트의 input, output 데이터를 숙지하고, 드 모르간의 제 1,2법칙을 통해 input 데이터가 반대일 경우 output 데이터를 추측할 수 있습니다. Breadboard를 이용해 회로를 구성하고 input 값을 다르게 주어 Truth Table 출력값을 확인하는 것이 실험의 목적입니다. 2. 74LS00 NAND GATE 74LS00 NAND GATE는 1,2번으로 들어가서 3번으로 출력되는데, 이 때 반대값이 ...2025.05.04
-
디지털 논리실험 9주차 예비보고서2025.05.061. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하면, 이 장치의 역할과 입력 값 A와 B의 구분에 대해 설명할 수 있습니다. A와 B의 입력 값은 AND 게이트를 거치므로, B에 0을 넣으면 A의 입력 값과 관계없이 시프트 레지스터에 0이 입력되고, B에 1을 넣으면 A의 입력 값이 시프트 레지스터의 입력 값이 됩니다. 또한 datasheet에서 MR 핀이 active l...2025.05.06
-
전기및디지털회로실험 실험2 결과보고서2025.01.121. 논리게이트 실험 이번 실험에서는 논리게이트 실험을 통해 논리회로를 브레드보드에 결선함으로써 부울대수와 그에 대한 진리표를 확인하고, IC의 특성과 사용방법에 대해 알 수 있었다. 다만 실험 이전에 사전지식에 대한 이해부족과 구체적인 실험계획 미비로 이번 실험은 많은 부분에서 실패했다. 우선 IC를 브래드보드에 삽입한 후 전원선과 접지선을 연결하니 아무것도 연결하지 않은 상태에서 LED가 점등되는 것을 볼 수 있었다. 이를 통해 플로팅 현상을 직접 확인할 수 있었다. 디지털 회로에서는 반드시 0 또는 1의 신호가 입력되어야 하는...2025.01.12
-
디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 22025.05.161. JK Flip-Flop 실험 JK 플립플롭에서 입력 J와 K가 모두 1일 때, 출력 Q와 Q'의 논리 레벨이 바뀌는 토글(Toggle)이 잘 일어난 모습이다. 논리레벨이 0일 때 완전 0이 아닌 0.15V 수준의 0에 매우 비슷한 값이 나왔으며, 논리레벨이 1일 때는 완전 5V가 아닌, 4.5V 수준의 5V에 매우 비슷한 값이 나왔다. 2. D Flip-Flop 실험 D 플립플롭은 이론상, D = 1일 때 Q = 1이 되고, D = 0 이면 Q = 0 이 된다. 그러므로 결과적으로 입력 D와 출력 Q는 항상 같다는 성질을 가지...2025.05.16
-
논리회로설계실험 8주차 register 설계2025.05.151. 8-bit register 이번 실습에서는 8-bit register와 8-bit shift register를 structural modeling으로 구현하였습니다. 8-bit register는 입력 신호 IN[7:0]을 클럭 엣지에서 출력 신호 OUT[7:0]으로 그대로 전달하는 기능을 합니다. 또한 리셋 신호 RST가 1일 때 출력을 0으로 초기화합니다. 실험 결과 behavioral modeling과 structural modeling의 출력이 일치하여 8-bit register가 정상적으로 작동함을 확인하였습니다. 2....2025.05.15
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트2024.12.311. 논리회로의 단순화 논리게이트의 조합을 통해 복잡한 논리적 함수관계를 구현할 수 있다. 진리표, 부울대수, 논리회로도를 사용하여 논리회로를 표현할 수 있으며, 이 세 가지 방법은 서로 1:1 대응관계가 있다. 논리회로를 설계할 때는 진리표를 작성하고, 이를 논리식으로 표현한 뒤 부울대수 법칙을 적용하여 단순화하는 과정을 거친다. Karnaugh-map(K-map)을 활용하면 논리식을 더욱 효율적으로 단순화할 수 있다. 2. Karnaugh-map을 통한 논리회로 단순화 Karnaugh-map(K-map)은 진리표를 2차원적으로 ...2024.12.31
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 결과레포트 [참고용]2024.12.311. 논리조합회로의 설계 이 실험에서는 논리게이트 조합을 통해 복잡한 논리적 함수관계를 구하는 연습을 진행하고, K-map을 응용하여 논리함수를 효율적으로 단순화시키는 방법을 배웁니다. 또한 don't care 조건을 다루고, 조합논리회로 설계를 직접 해보며 가산기의 회로를 구현하고 반가산기와 전가산기의 기본 동작을 이해함으로써 논리회로 조작능력을 기릅니다. 2. 논리회로 설계 및 검증 실험을 통해 다양한 논리회로를 설계하고 구현하여 그 동작을 확인합니다. 예를 들어 4개의 버튼을 이용한 논리회로, 반가산기 및 전가산기 회로 등을 ...2024.12.31
-
아동기 인지 발달 내에서 논리적 사고 시작의 필요한 개념 습득2025.01.211. 논리적 사고 시작에 필요한 개념 아동기 인지 발달 내에서 논리적 사고 시작에 필요한 주요 개념들은 보존 개념, 분류와 서열화, 가역성, 상보성 등이다. 이러한 개념들은 아동이 세상을 보다 체계적이고 합리적으로 이해하는 능력을 형성하는 데 필수적이다. 2. 물체의 무게 보존 보존 개념 중에서도 물체의 무게 보존은 아동기 인지 발달의 중요한 부분이다. 물체의 무게 보존은 아동이 물체의 형태나 위치가 변해도 무게가 일정하다는 것을 이해하는 능력을 의미한다. 이는 구체적 조작기 단계(7-11세)에 발달하기 시작하며, 아동이 물리적 세...2025.01.21
-
[A+, 에리카] 2022-1학기 논리설계및실험 Breadboard 및 기본 논리 게이트 실험 결과보고서2025.05.011. 브레드보드 사용법 브레드보드의 사용법을 숙지하고 소자를 통해 기본 논리게이트의 작동을 확인할 수 있다. 2. 논리게이트 ED-1000B + Breadboard를 이용하여 7segment의 좌측과 우측으로 각각 나뉘어 output값을 출력하는 실험을 진행하였다. Boolean Algebra의 기본 논리 연산인 AND, OR, NOT 게이트의 동작을 확인하였고, 범용 게이트인 NAND, NOR 게이트의 특성도 살펴보았다. 3. 논리회로 설계 XOR, XNOR 게이트와 드모르간의 법칙을 통해 논리회로 설계의 기본 원리를 이해할 수 ...2025.05.01
-
[논리회로실험] 실험 4. Multiplexer & Demultiplexer 결과보고서2025.05.081. Multiplexer 이번 실험에서는 IC칩을 여러 개 이용하여 Multiplexer을 구성해보고 다음으로 Multiplexer의 역할을 하는 단일칩을 이용하여 회로를 구성한 후 두 결과값을 비교해보았다. Multiplexer는 여러개의 입력으로 하나의 출력을 나타내는 역할을 하며, 컴퓨터에 여러개의 단말기가 연결되었을 때 단말기 연결을 하나로 묶어서 비용도 절감하고 관리의 편리성을 증가시키는데 사용되고 있다. 2. Demultiplexer 실험 2에서는 AND GATE와 NOT GATE로 Demultiplexer를 구성하였고...2025.05.08
5 / 102
