총 317개
-
실험 08_공통 베이스 증폭기 예비보고서2025.04.271. 공통 베이스 증폭기 공통 베이스 증폭기는 입력 임피던스가 작기 때문에 전류를 잘 받아들이는 특성을 지니고 있다. 이 실험에서는 공통 베이스 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통해 확인하고자 한다. 2. 공통 베이스 증폭기의 전압 이득 공통 베이스 증폭기의 전압 이득은 소신호 등가회로를 이용해서 구할 수 있으며, 크기는 공통 이미터 증폭기와 같고, 위상만 반대임을 알 수 있다. 3. 공통 베이스 증폭기의 입력 임피던스 공통 베이스 증폭기의 입력 임피던스는 소신호 등가회로를 이용해서 구할 수 있...2025.04.27
-
(22년) 중앙대학교 전자전기공학부 전자회로설계실습 결과보고서 8. MOSFET Current Mirror 설계2025.04.301. 단일 Current Mirror 구현 및 측정 10V의 Power Supply 전압을 인가하고 단일 MOS Current Mirror 회로를 구현해 transistor M1, M2의 VGS1, VGS2, VDS1, VDS2를 측정하고 IO와 IREF를 계산하였다. 측정 결과 VGS1, VGS2, VDS1, VDS2의 오차율은 각각 5.53%, 5.96%, 5.96%, 13.76%로 매우 낮아 PSPICE 시뮬레이션 결과와 거의 일치했고 IO, IREF 또한 오차율 9.75%, -2.24%로 PSPICE 시뮬레이션 결과와 거의 ...2025.04.30
-
홍익대학교 전자회로(2) H-SPICE 시뮬레이션 보고서2025.04.261. CS Amp 설계 CS Amp 설계 시 전압이득 20 정도를 얻기 위해 M2 NMOS TR의 W/L 크기와 Vb 바이어스 전압을 조절하였다. M2가 Current Source로 동작할 수 있도록 VDS에 따른 전류 변화가 작은 조건을 찾았으며, 전압이득을 높이기 위해 M1 PMOS TR의 W 크기를 조절하였다. 최종적으로 M2의 W/L을 0.6um, Vb를 0.62V로 설정하고 M1의 W를 0.4um로 설정하여 전압이득 22.4를 얻었다. 2. Transient 시뮬레이션 Vin에 1.86V DC 바이어스와 10mV Peak-...2025.04.26
-
[기초전자실험 with pspice] 09 노턴의 정리 예비보고서 <작성자 학점 A+>2025.04.281. 노턴의 정리 노턴의 정리는 '전원이 포함된 회로망은 하나의 등가전류원 및 병렬로 연결된 등가저항으로 바꿀 수 있다'로 정의됩니다. 이렇게 만들어진 회로를 노턴 등가회로라 합니다. 노턴 등가회로는 전류원과 저항을 병렬로 연결되게 만드는데, 이는 전류분배법칙은 병렬연결에서 사용되기 때문에 병렬로 등가회로를 만들면 전류분배공식으로 외부에 연결되는 저항에 흐르는 전류의 크기를 구할 수 있기 때문입니다. 2. 노턴 등가회로 구하는 과정 노턴 등가회로를 구하는 과정은 다음과 같습니다: (1) 부하저항을 제거하고, 단락된 단자 a와 b를 ...2025.04.28
-
전자공학실험 10장 MOSFET 바이어스 회로 A+ 예비보고서2025.01.131. MOSFET 바이어스 회로 MOSFET을 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며, 이 때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 MOSFET을 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서 공부하고, 실험을 통하여 확인하고자 한다. 2. 전압분배 MOSFET 바이어스 회로 일반적으로 증폭기의 동작점을 잡아주기 위해서는 바이어스 회로가 필요하다. [그림 10-1]은 가장 기본적인 전...2025.01.13
-
[A+]floyd 회로이론 예비레포트_25 직렬RC회로(LTspice 시뮬레이션+분석)2025.05.131. 선형소자와 정현파 선형소자(저항, 커패시터, 인덕터 등)들로만 구성된 회로가 어떤 주파수의 정현파로 구동될 때, 그 회로의 출력 파형들 또한 같은 주파수를 갖는 정현파로 나타남. 정현파 전압과 전류의 관계를 보여주기 위해 교류 파형을 페이저 양으로 표시할 수 있으며, 페이저는 정현파의 크기와 위상을 표현하는 데 사용되는 복소수 형태로 나타낼 수 있다. 2. 페이저 회로에서 페이저를 그래프 형태로 나타내면 여러 파형의 크기와 위상관계를 확인할 수 있다. 복소수의 대수식을 사용하여 정현파에 대한 연산이 가능하며, 임피던스도에 있는...2025.05.13
-
[A+]floyd 회로이론 예비레포트_12 테브낭 정리(LTspice 시뮬레이션)2025.05.131. 테브낭 정리 테브낭 정리는 임의의 선형회로를 내부 전압원과 내부 저항으로 구성된 등가회로로 변환할 수 있는 방법을 제공합니다. 이를 통해 회로의 특성을 간단하게 분석할 수 있습니다. 이 실험에서는 테브낭 등가회로를 구하고 부하저항의 효과를 비교하여 테브낭 정리의 유용성을 확인합니다. 2. 등가회로 변환 임의의 선형회로를 테브낭 등가회로로 변환하는 과정은 다음과 같습니다. 첫째, 구하려는 단자에서 부하저항을 제거하고 개방 단자 전압을 측정합니다. 둘째, 전원 등을 내부저항으로 대체하고 개방 단자에서 바라본 저항값을 계산합니다. ...2025.05.13
-
A+받은 정류회로 결과레포트2025.05.101. 반파 정류회로 실험을 통해 다이오드 1개를 이용한 반파 정류회로의 동작을 확인하였다. 입력전압의 양의 반주기에서 다이오드가 도통되어 정류가 이루어지며, 출력전압의 peak값은 입력전압의 peak값에서 다이오드의 도통 전압을 뺀 값이 된다. 또한 PSPICE 시뮬레이션 결과와 비교하여 오차를 계산하였다. 2. 전파 정류회로 실험을 통해 다이오드 2개를 이용한 전파 정류회로의 동작을 확인하였다. 입력전압의 양의 반주기와 음의 반주기에서 각각 다른 다이오드가 도통되어 정류가 이루어지며, 출력전압의 peak값은 입력전압의 peak값에...2025.05.10
-
[기초전자실험 with pspice] 10 중첩의 원리 예비보고서 <작성자 학점 A+>2025.04.281. 중첩의 원리 중첩의 원리를 적용하는 방법을 익히고, 중첩의 원리를 실험으로 확인한다. 중첩의 원리는 '전원이 2개 이상인 선형회로에서 어떤 부품의 전압과 전류는 전원을 1 개씩 동작시킬 때 나타나는 전압 및 전류의 합이다'로 정의된다. 전원을 1개씩 동작시킨다는 것은 하나의 전원을 동작시킬 때 다른 전원은 제거하는 것이다. 전원이 2개인 회로에 중첩의 원리를 적용하는 방법은 각 전원에 따른 전류와 전압을 구한 후 더하여 실질적인 전류와 전압을 구하는 것이다. 2. 기본 회로 실험 실험 회로를 구성하고 직류전원을 인가한 후 각 ...2025.04.28
-
기초회로실험 RC회로의 과도응답 및 정상상태응답 실험 결과보고서2025.04.291. RC 회로의 과도응답 RC 회로에서 과도응답을 수학적으로 도출하고 실험적으로 확인하였다. 시정수를 측정하고 다양한 RC 회로 구성에서 출력 파형을 관찰하였다. 시뮬레이션의 한계로 인해 정확한 측정에 어려움이 있었지만, 이론값과 유사한 결과를 확인할 수 있었다. 2. RC 회로의 정상상태응답 RC 회로에서 정상상태응답을 수학적으로 도출하고 실험적으로 확인하였다. 입력이 정현파일 때 출력 파형을 관찰하고 이론값과 비교하려 하였으나, 시뮬레이션의 한계로 인해 정확한 위상 지연 시간을 측정할 수 없었다. 따라서 이론값과의 오차를 구하...2025.04.29
4 / 32
