총 125개
-
중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계2025.05.101. 전가산기 회로 논리회로에서 전가산기 회로를 구성하여 실험하였다. 전가산기 회로는 A(피가수), B(가수), Cin(자리올림수)의 입력과 S(합), Cout(자리올림수) 출력으로 되있다. 전가산기의 예비보고서에서 확인했던 것처럼 불리언 식 Cout은 A ⊕ B ⊕ Cin이고, S의 경우는 A ⊕ B ⊕ Cin이 된다. 식에 따라 다르게 하여 실험을 진행하였는데 첫 번째 실험에서는 NOT, AND, OR gate으로 전가산기를 구성하였고, 두 번째 실험에서는 XOR, AND, OR gate를 사용하여 전가산기를 구성하였다. 입력과...2025.05.10
-
홍익대_디지털논리회로실험_5주차 예비보고서_A+2025.01.151. 전가산기 전가산기는 입력 3개를 받아 2개의 결과를 출력한다. 이때 입력에는 자리올림수가 포함되어있다고 생각할 수 있다. 전가산기는 3개의 입력을 이진수로 더해 이진수 결과로 나타내준다. 은 이진수로 합한 결과의 2^1의 자리를 표현한다. 그러므로 입력값 3개 중 2개 이상이 1일 경우에만 = 1이여야한다. 이를 = AB+ (A⊕B으로 구현했다.∑는 이진수로 합한 결과의 2^0의 자리를 표현하므로 입력값 3개 중 1개 또는 3개가 1일 때, 즉 1이 홀수개일 때만 ∑ = 1이여한다. 이를 ∑ = (A⊕B으로 구현했다. 2....2025.01.15
-
디지털시스템설계 실습 13주차2025.05.091. 8bit -carry lookahead adder 하위모듈 구현 이번 실습에서는 8비트 carry lookahead adder의 하위 모듈을 구현하였습니다. carry lookahead adder는 carry 전파 지연을 줄이기 위해 설계된 adder 회로입니다. 이를 통해 더 빠른 연산 속도를 달성할 수 있습니다. 2. 32bit -carry select adder 모듈 구현 또한 32비트 carry select adder 모듈을 구현하였습니다. carry select adder는 carry 발생 여부에 따라 두 개의 결과를...2025.05.09
-
양자컴퓨터 PPT2025.01.161. 양자컴퓨터 등장배경 오늘날 트랜지스터 기술이 발달하면서 트랜지스터 크기가 점점 작아지고 있습니다. 하지만 트랜지스터가 원자 크기에 가까워지면 양자 터널 현상으로 인해 비트 역할을 하지 못하게 됩니다. 이에 따라 컴퓨터 성능을 높이기 위한 새로운 돌파구로 양자컴퓨터가 등장하게 되었습니다. 2. 양자컴퓨터 구조 양자컴퓨터는 기존 컴퓨터의 비트와 달리 큐비트라는 데이터 구조를 사용합니다. 큐비트는 0과 1의 중첩 상태를 가지며, 측정 시 확률적인 결과를 얻게 됩니다. 양자컴퓨터는 이러한 큐비트의 특성을 활용하여 병렬 처리를 수행할 ...2025.01.16
-
[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 2 실험결과보고서2025.05.011. Verilog HDL Verilog HDL은 FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. IEEE 1364로 표준화되어 있으며 회로 설계, 검증, 구현 등의 용도로 사용할 수 있습니다. HDL을 사용해 설계할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성할 수 있습니다. 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test bench로 구성되어 있습니다. 모듈 단위로 설계하며, Behavioral level, Data Flow level, St...2025.05.01
-
디지털공학개론-컴퓨터의 음수 표현 방법과 해밍 코드2025.05.121. 컴퓨터에서 음수 표현 방법 컴퓨터에서는 0과 1의 2진법 체계를 사용하므로, 실제로는 양의 정수뿐만 아니라 음의 정수도 표현해야 합니다. 컴퓨터에서 음수를 표현하는 방법에는 부호-크기 표현법, 1의 보수 표현법, 2의 보수 표현법이 있습니다. 각 방법의 장단점을 살펴보면, 부호-크기 표현법은 구현이 간단하지만 덧셈과 뺄셈이 복잡하고 0의 표현이 두 가지로 나뉘어져 있어 오류 가능성이 있습니다. 1의 보수 표현법은 덧셈과 뺄셈이 간단하지만 0의 표현이 두 가지로 나뉘어져 있어 오류 가능성이 있습니다. 2의 보수 표현법은 덧셈과 ...2025.05.12
-
[아이티뱅크] 컴퓨터구조와 데이터의 표현과 컴퓨터 연산에 대하여 설명하시오2025.05.061. 컴퓨터 시스템의 구성 요소 컴퓨터 시스템은 하드웨어, 소프트웨어, 데이터, 인간 등으로 구성되어 있다. 하드웨어는 중앙처리장치(CPU), 기억장치(RAM, ROM 등), 입출력장치(키보드, 마우스, 프린터 등) 등으로 이루어져 있고, 소프트웨어는 시스템 소프트웨어(운영체제 등)와 응용 소프트웨어(워드프로세서, 스프레드시트 등) 등이 있다. 데이터는 사용자나 시스템이 생성한 정보를 말하며, 인간은 컴퓨터 시스템을 운용하는 주체이다. 2. 데이터의 표현과 저장 컴퓨터는 0과 1로 이루어진 이진수(binary)를 이용하여 데이터를 ...2025.05.06
-
홍익대학교 디지털논리실험및설계 5주차 예비보고서 A+2025.05.041. 전가산기 전가산기는 2개의 입력 비트와 입력 캐리를 받아 합의 출력과 출력 캐리를 발생합니다. 즉, 기본적으로 전가산기는 1비트 크기의 2진수 3개를 입력으로 받아서 그것들의 이진 덧셈 결과를 출력하는 시스템이라고 생각할 수 있습니다. 전가산기의 진리표로부터 합의 출력 (Σ) = (A XOR B) XOR C(in)이고 출력 캐리 (C(out)) = (A AND B) OR {(A XOR B) AND C(in)}이 됩니다. 따라서 [그림 2]의 회로는 전가산기로 동작하게 됩니다. 2. 반가산기 반가산기는 1비트 크기의 2진수 2개...2025.05.04
-
레지스터의 역할과 종류2025.01.101. 레지스터의 역할 레지스터는 CPU에서 단순한 실행 또는 주기억장치로의 내용 이동 등을 망라한 모든 처리 작업을 위해 필요한 단기적인 '기억(메모리)'을 담당한다. 프로세서는 각각의 프로그램마다 '가상 메모리'를 할당하는 '주소 공간'을 편성하고, 이 주소를 매개로 다른 연산 또는 처리를 위한 기관들과 연결한다. 레지스터는 주기억장치보다 용량은 작지만 속도가 월등히 빠르다. 2. 레지스터의 종류 레지스터에는 다양한 종류가 있다. '범용 레지스터', '세그먼트 레지스터', 'EFLAGS 레지스터', 'EIP 레지스터', 'FPU ...2025.01.10
-
아날로그및디지털회로설계실습_4bit-Adder_결과보고서2025.05.051. 2-Bit Adder 회로 설계 본 설계실습은 2-Bit Adder 설계, 측정, 분석하는 실험이었습니다. Full Adder 두 개를 연결하여 2-Bit를 계산할 수 있는 회로를 설계하였고, 회로도는 다음과 같습니다. 검산을 위해 2Bit Adder의 각 출력 부분들의 불리언식과, 이진 덧셈식을 구하였습니다. 이 식들로 측정값을 검산 해본 결과 정확히 일치하는 것을 확인하였으며, 실험을 통해 조합논리회로의 설계 방법을 이해할 수 있었습니다. 또한 얻은 데이터를 이용해 2-Bit Adder의 8가지 다른 입력에 대한 진리표를 ...2025.05.05
4 / 13
