총 270개
-
전도성 고분자 필름제조 및 특성분석2025.05.151. 저항과 전기 전도도의 관계 전류 I가 흐르고 있는 단면적 A, 길이 L인 도선에서 전기장은 전위가 낮아지는 방향으로 향하고 있으므로 점 a에서의 전위는 점 b에서의 전위보다 높다. 전류를 양전하의 흐름으로 생각할 경우 양전하는 전윅 krkath하는 방향으로 이동한다. 이 도선에서 전기장이 일정할 경우 두 점 a와 b사이의 전합강하는 V(전압)이다. 전류의 방향으로 생기는 전압강하의 전류에 대한 비를 도선의 저항이라 부른다. V=IR은 보통 Ohm's law라고 한다. 물질이나 용액이 전하를 운반할 수 있는 정도. 비저항의 역수...2025.05.15
-
[A+] 중앙대학교 전자회로 설계실습 예비보고서 8. MOSFET Current Mirror 설계2025.04.291. 단일 Current Mirror 설계 이 섹션에서는 단일 Current Mirror 회로를 설계하는 방법에 대해 설명합니다. 주요 내용은 다음과 같습니다: (A) 2N7000 MOSFET의 데이터시트를 참고하여 (1/2)μ'(W/L)을 계산합니다. (B) IREF = 10 mA인 전류원을 설계하기 위해 필요한 VGS와 W/L 값을 구합니다. (C) MOSFET이 포화 영역에서 동작하기 위한 조건을 설명하고, VDS의 최대값을 계산합니다. (D) 10 mA 전류원을 OrCAD로 설계하여 회로도를 제출합니다. (E) PSPICE ...2025.04.29
-
단진동운동실험 레포트2025.01.121. 단조화 운동 단조화 운동은 이상적인 계, 즉 선형 복원력의 작용하에 무한히 진동하는 계를 다룬다. 가속도가 항상 위치에 비례하고 평형 위치로부터의 변위와 반대 방향으로 향하면 그 물체는 단조화 운동을 하게 된다. 이 때 운동방정식은 m{d^2x}/dt^2 = -k'x로 표현되며, 일반해는 x(t) = Asin(ωt + φ)로 나타낼 수 있다. 여기서 ω = sqrt{k'/m}은 각진동수이고, T = 2π/ω는 주기이다. 2. 감쇠 조화 진동 실제의 경우에는 마찰 또는 공기 저항 같은 비보존력이 작용하므로 계의 역학적 에너지는 ...2025.01.12
-
회로이론및실험1 9장 망 해석법과 마디 해석법 A+ 예비보고서2025.01.131. 망 전류 망 전류는 망의 둘레에만 존재하는 전류이며, 회로도에서는 적절한 망의 둘레를 따르는 폐곡선 또는 거의 닫힌 직선 중 하나로서 나타난다. 선 상의 화살표는 망 전류에 대한 기준 방향을 지시한다. 정의에 의해서 망 전류는 자동적으로 키르히호프의 전류 법칙을 만족시킨다. 망이 겹치는 부분은 선형 회로의 성질의 의해 각 망 전류의 선형 합으로 전류를 계산한다. 2. 실험 1 각각의 망 전류 예측값은 i_a = 8.425[mA], i_b = 6.237[mA], i_c = 1.94[mA]이며, 각 저항을 지나는 전류와 저항 양단...2025.01.13
-
전기회로실험1_실험 장비 사용법 및 Thevenin 등가회로 결과레포트2025.01.281. Thevenin 등가회로 실험 (DC Input) 첫번째 실험은 저항 3개와 전압원 두 개로 이루어진 복잡한 회로를 등가화시켜 계산을 간단하게 만들어주는 테브난의 정리를 이해하는 실험이었다. 회로 (1.1-b)를 통해 이론값을 구하는 과정은 다음과 같다. 전체 전류는 2V를 short시켰을 때의 전류에서 5V를 short시켰을 때의 전류를 뺀 것이다. 따라서 이고, 을 구하는 과정에서 을 , 으로 잘못 측정하여 전압과 측정한 저항 전압을 더해 의 결과 값을 기록했다. 결과적으로 회로 (1.1-a)와 회로 (1.1-b)의 ...2025.01.28
-
디지털집적회로 NAND, NOR, XOR gate 설계도 및 DC, Transient 시뮬레이션 결과2025.04.281. NAND gate NAND gate의 pull-down 네트워크는 VA와 VB가 모두 높을 때 도통하는 직렬 NMOS 트랜지스터로 구성되며, pull-up 네트워크는 병렬 PMOS 트랜지스터로 구성됩니다. NAND gate의 효과적인 pull-up/pull-down 저항은 단위 인버터의 저항과 같아야 합니다. NMOS 트랜지스터가 직렬로 연결되어 있어 효과적인 저항이 두 배가 되므로 크기가 단위 인버터의 두 배가 되어야 합니다. PMOS의 경우 최악의 경우인 하나의 PMOS만 켜지는 것을 고려하여 단위 인버터와 같은 크기로 설...2025.04.28
-
전자공학실험 6장 공통 이미터 증폭기 A+ 예비보고서2025.01.131. BJT 소신호 등가회로 BJT 소신호 등가회로는 트랜지스터의 선형적인 증폭을 얻기 위해 소신호 AC 전압을 입력 전압으로 하는 등가 회로 모델이다. 컬렉터 전류 i_c는 g_m에 비례하며, 소신호 출력 전압 v_o의 크기는 r_o에 비례한다. 따라서 r_o는 컬렉터 전류에 반비례한다. 2. 공통 이미터 증폭기의 동작 원리 공통 이미터 증폭기에서 입력 v_I는 베이스-이미터 전압 v_BE이고, 출력 v_0는 컬렉터-이미터 전압 v_CE이다. 베이스-이미터 사이의 소신호 입력 전압에 비례하는 전류가 컬렉터에 흐르고, 이 전류가 출...2025.01.13
-
[A+]floyd 회로이론 예비레포트_13 휘트스톤 브리지(LTspice 시뮬레이션)2025.05.131. 휘트스톤 브리지 휘트스톤 브리지는 미지 저항의 크기를, 그 값을 알고 있는 표준저항과 정확하게 비교할 수 있기 때문에 계측 응용에 주로 사용되는 회로이다. 미지 저항값은 주로 스트레인 게이지 같은 변화기를 나타내게 되는데 이것은 자극받으면 저항값이 아주 작게 변한다. 2. 테브낭 정리와 부하저항 테브낭 정리를 사용하여 브리지의 부하저항에 흐르는 전류를 구할 수 있다. 부하저항을 제거하고 전압 원을 단락시켜서 테브낭 저항을 구한다. 이때 전압 원이 단락되면서 저항들이 병렬 연결되는 것을 알 수 있다. 테브낭 전압은 부하가 없을 ...2025.05.13
-
(22년) 중앙대학교 전자전기공학부 전자회로설계실습 결과보고서 1. Op Amp를 이용한 다양한 Amplifier 설계2025.04.301. Inverting Amplifier 설계 Inverting Amplifier의 설계에서 5의 gain을 얻는 것을 목표로 회로를 설계하였다. Inverting Amplifier의 R2은 경험적 최댓값인 1MΩ으로 설계하였고 R1에 200kΩ을 사용했다. 출력전압은 1Vpp로 gain 5를 만족하였다. Inverting Amplifier의 3dB bandwidth는 149.5kHz, unit gain frequency는 706.83kHz로 측정하였다. 2. Non-Inverting Amplifier 설계 Non-Inverting...2025.04.30
-
전자공학실험 20장 차동 증폭기 기초 실험 A+ 예비보고서2025.01.151. 전력 증폭기 전력 증폭기(power amplifier)는 작은 입력 전력을 증폭하여 큰 출력 전력을 얻기 위해 사용되며, 동작 조건에 따라서 A, B, AB급 등으로 구분된다. 소신호 증폭기보다는 더욱 더 큰 신호 조건에서 사용되는 전력 증폭기는 시스템의 출력단으로 사용되는 경우가 많다. 이 실험에서는 BJT를 사용한 A, B, AB급 전력 증폭기의 기본 동작 원리와 전력 이득 및 효율을 살펴보고, 기본적인 측정을 통해 이를 검증하고자 한다. 2. 전류 거울 능동 부하와 전류 거울집적회로를 설계할 때 일정한 전류원(consta...2025.01.15
3 / 27
