총 399개
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 9장 연습문제 풀이2025.01.021. 증폭기의 주파수 응답 입력 회로, 출력 회로, 바이패스 회로의 임계주파수를 계산하고, 고주파 입력 회로와 고주파 출력 회로의 임계주파수를 구하였습니다. 또한 대역폭, 이득 대역폭 곱 등을 계산하였습니다. 2. 밀러 정리 밀러 정리를 적용하여 고주파 등가회로를 구현하고, 입력 커패시턴스를 계산하였습니다. 3. 전압이득과 전력이득 전압이득과 전력이득의 차이를 설명하고, 데시벨로 표현하는 방법을 제시하였습니다. 1. 증폭기의 주파수 응답 증폭기의 주파수 응답은 증폭기가 입력 신호의 주파수에 따라 어떻게 증폭하는지를 나타내는 중요한 ...2025.01.02
-
실험 13_공통 게이트 증폭기 결과보고서2025.04.281. 공통 게이트 증폭기 공통 게이트 증폭기는 입력 임피던스가 작아 전류를 잘 받아들이는 특성이 있다. 이 실험에서는 공통 게이트 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다. 2. MOSFET 증폭기 회로 이번 실험에서는 MOSFET을 이용한 기본적인 세 가지 증폭기 중에서 공통 게이트 증폭기에 대한 실험을 진행한다. 실험을 통해 공통 게이트 증폭기의 동작 원리, 전압 이득, 입력-출력 임피던스 등을 확인하였다. 3. 입력-출력 전달 특성 실험회로 1의 입력-출력 전달 특성을 확인하...2025.04.28
-
전자공학실험 13장 공통 게이트 증폭기 A+ 예비보고서2025.01.131. 공통 게이트 증폭기 공통 게이트 증폭기는 입력 임피던스가 작아 전류를 잘 받아들이는 특성이 있다. 이 실험에서는 공통 게이트 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다. 공통 게이트 증폭기의 전압 이득은 소오스 축퇴 저항이 있는 공통 소오스 증폭기와 같고, 위상만 반대이다. 공통 게이트 증폭기의 입력 임피던스는 매우 작으며, 전압을 받아들이는 용도보다는 전류를 받아들이는 용도로 많이 사용된다. 실험을 통해 공통 게이트 증폭기의 전압 이득, 입력 임피던스, 출력 임피던스를 측정하...2025.01.13
-
실험 23_연산 증폭기 응용 회로 1 예비보고서2025.04.281. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 전압 이득이 무한대라고 가정하면 가상 단락의 개념을 이용하여 입력 전압이 출력 전압과 같다는 것을 보여준다. 하지만 실제 연산 증폭기의 전압 이득이 무한대가 아닌 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. A_0가 크면 클수록 이상적인 값으로부터의 오차가 줄어든다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 전압 이득이 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. 역시 A_0가 크면 클수록 이상적인 값으로부터의...2025.04.28
-
소오스 팔로워 실험 결과 보고서2025.01.021. 소오스 팔로워 증폭기 소오스 팔로워 증폭기는 전압 이득이 1에 가까운 버퍼 증폭기로 사용됩니다. 이는 입력 임피던스에 비해 매우 낮은 출력 임피던스를 가지고 있어, 신호 전달 시 손실이 거의 발생하지 않아 버퍼 이득이 크다는 장점이 있습니다. 또한 소자의 개수를 줄일 수 있어 비용 절감 효과도 있습니다. 이러한 장점들로 인해 소오스 팔로워가 전압 증폭기로 사용됩니다. 1. 소오스 팔로워 증폭기 소오스 팔로워 증폭기는 전자 회로에서 매우 중요한 역할을 합니다. 이 회로는 입력 신호를 증폭하고 부하에 대한 영향을 최소화하여 출력 ...2025.01.02
-
캐스코드 증폭기 실험 결과 보고서2025.01.021. 캐스코드 증폭기 캐스코드 증폭기는 공통 소스 증폭기에 비해 높은 전압 이득을 얻을 수 있어 많이 사용되고 있습니다. 입력 임피던스가 상대적으로 낮은 공통 게이트 증폭기를 추가로 연결하여 전류 신호를 출력하기에 유용하지만, 출력 전압 스윙이 감소하는 단점이 있어 저전압 회로에서 사용하기 어려울 수 있습니다. 캐스코드 증폭기의 출력 저항은 트랜지스터 자체의 출력 저항에 비해 증가하지만, 실험 과정에서 저항 측정이 이루어지지 않아 정확한 비교는 어렵습니다. PSpice를 통해 구한 전압 이득과 실험 결과 간 차이는 PSpice가 모...2025.01.02
-
전자공학실험 8장 공통 베이스 증폭기 A+ 예비보고서2025.01.131. 공통 베이스 증폭기 공통 베이스 증폭기는 입력 임피던스가 적기 때문에 전류를 잘 받아들이는 특성을 지니고 있다. 이 실험에서는 공통 베이스 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다. 공통 베이스 증폭기의 전압 이득은 g_m R_C로 표현할 수 있으며, 입력 임피던스는 1/g_m으로 구할 수 있다. 공통 베이스 증폭기는 임피던스가 수십 ohm 정도로 매우 작으므로, 전압을 받아들이는 용도보다는 전류를 받아들이는 용도로 많이 사용된다. 2. 공통 베이스 증폭기 회로 분석 실험회로...2025.01.13
-
전기전자공학실험-공통 소스 트랜지스터 증폭기2025.04.301. 공통 소스 증폭기(Common Source Amplifier) 소스(Source)부분이 접지되어 입력전압과 출력전압의 기준이 되어 공통 소스 증폭기라고 불리며, 입력은 Gate, 출력은 Drain에 연결되어있다. BJT 공통 이미터 증폭기와 유사한데 게이트 방면을 통하여 들여다보는 쪽은 역방향 바이어스가 걸린 접합면이므로 입력 임피던스가 매우 크고 그로 인하여 높은 전류이득과 BJT에 비해 떨어지는 편이지만 전압이득 모두 가질 수 있다. JFET은 입력신호원의 출력 임피던스가 높은 경우에 높은 전류 이득을 얻기 위한 회로에 사...2025.04.30
-
다단 증폭기 실험 결과 보고서2025.01.021. 다단 증폭기 실험을 통해 2단 증폭기와 3단 증폭기의 동작 특성을 확인하였습니다. 각 단의 전압 이득, 입력/출력 임피던스 등을 측정하고 분석하였습니다. 10kΩ 저항 조건에서는 예상 값과 큰 차이가 없었지만, 10Ω 저항 조건에서는 오차가 상당히 크게 나타났습니다. 이는 매우 낮은 저항 값으로 인해 커패시터로 전류가 빠져나가면서 발생한 것으로 추정됩니다. 다단 증폭기 설계 시 입력 임피던스와 출력 임피던스의 적절한 조건이 중요하며, 각 단의 전압 이득 곱보다 전체 전압 이득이 작은 이유는 소스팔로워 효과와 단 간 신호 전달 ...2025.01.02
-
전자회로실험 과탑 A+ 결과 보고서 (실험 11 공통 소오스 증폭기)2025.01.291. 공통 소오스 증폭기 회로 공통 소오스 증폭기 회로에서 입력(v_t)은 게이트-소오스 전압(V_GS)이고, 출력(v_o)은 드레인-소오스 전압(V_DS)이다. 게이트-소오스 사이의 소신호 입력 전압에 비례하는 전류가 드레인에 흐르고, 이 전류가 출력 쪽의 저항 R_D에 의해 전압으로 변환되면서 전압을 증폭시킨다. 바이어스 회로를 포함한 공통 소오스 증폭기 회로에서 R_1, R_2, R_S는 게이트에 적절한 바이어스 전압을 제공해 MOSFET이 활성 영역(포화 영역)에서 동작하도록 한다. 2. 공통 소오스 증폭기의 입력-출력 특성...2025.01.29
3 / 40
