총 73개
-
인하대 VLSI 설계 2주차 inverter2025.05.031. Inverter 회로의 개념 Inverter 회로는 입력이 0일 때 출력으로 1이 출력되고 입력이 1이면 출력으로 0을 출력하는 회로를 말한다. CMOS Inverter 회로는 VDD에 PMOS, GROUND에 NMOS가 연결되어 있으며, 입력 신호가 1일 때 PMOS는 OFF, NMOS는 ON이 되어 출력 단자 Y가 VDD와 차단되고 GND와 연결되어 0의 값을 출력하며, 입력 신호가 0일 때 PMOS는 ON, NMOS는 OFF가 되어 출력 단자 Y가 VDD와 연결되고 GND와 차단되어 1의 값을 출력한다. 2. Invert...2025.05.03
-
디지털집적회로 inverter 설계도 및 시뮬레이션 결과2025.04.281. CMOS 인버터 설계 CMOS 인버터는 다른 유형의 인버터에 비해 노이즈 마진이 넓고 전력 소비가 낮아 집적 회로 설계의 기반이 되고 있습니다. 이 프로젝트에서는 CMOS 인버터를 선택하여 설계하고 시뮬레이션을 수행했습니다. PMOS와 NMOS의 크기 비율을 변경하여 스위칭 임계 전압과 전파 지연 시간을 분석했습니다. 2. DC 분석 DC 분석에서는 스위칭 임계 전압(Vs)을 계산하고 PMOS/NMOS 크기 비율에 따른 변화를 확인했습니다. PMOS/NMOS 크기 비율이 1.4335일 때 Vs는 VDD/2보다 낮았고, 1일 때...2025.04.28
-
전자재료물성 실험 및 설계 2 - BJT 및 MOSFET 특성2025.11.181. BJT(양극성 접합 트랜지스터)의 전기적 특성 BJT는 전류 제어용 소자로 PNP, NPN 구조로 나뉜다. 세 개의 전극(이미터, 베이스, 컬렉터)으로 구성되며, 베이스 전류에 의해 컬렉터 전류가 제어된다. BJT는 차단영역, 활성영역, 포화영역, 역활성영역의 네 가지 동작영역을 가지며, 활성영역에서 증폭 기능을 수행한다. 온도 증가에 따라 캐리어 수가 증가하여 전기전도도가 증가하고 문턱전압이 낮아진다. 2. BJT 증폭기 회로의 종류 및 특성 BJT 증폭기는 접지 위치에 따라 공통 이미터(CE), 공통 베이스(CB), 공통 ...2025.11.18
-
TTL 논리 회로 설계 및 구현 실험2025.11.161. TTL 및 CMOS 디지털 로직 TTL(Transistor-Transistor Logic)과 CMOS(Complementary Metal-Oxide-Semiconductor)의 입출력 전압 및 전류 특성을 비교 분석했다. TTL은 Low Level 0~0.8V, High Level 2V~전원전압으로 인식하며, CMOS는 전원전압에 따라 달라진다. TTL의 입출력 전류는 μA~mA 범위이고, CMOS는 입력핀에 거의 전류가 흐르지 않는 특징이 있다. 팬아웃(Fan-out)은 출력단에서 구동할 수 있는 최대 입력 수를 나타내며, ...2025.11.16
-
전자회로실험 과탑 A+ 결과 보고서 (실험 9 MOSFET 기본 특성)2025.01.291. NMOS 회로의 전류-전압 특성 NMOS 회로는 공통 소스 증폭기 회로로, 입력 신호가 NMOS 트랜지스터의 게이트에 인가되어 출력 전압을 변조하는 구조다. 게이트와 소스 간 전압 V_GS가 임계 전압 V_th보다 클 때 트랜지스터가 켜져서 드레인에서 소스로 전류가 흐르게 된다. 출력 전압은 V_DD - I_D * R_D로 계산된다. 2. PMOS 회로의 전류-전압 특성 PMOS 회로는 공통 소스 증폭기 회로로, NMOS와는 반대로 동작한다. PMOS는 게이트 전압이 소스 전압보다 낮을 때 턴온된다. 게이트와 소스 간 전압 V...2025.01.29
-
TTL 논리 회로 설계 및 실험2025.11.161. TTL과 CMOS 입출력 특성 TTL은 Low Level 0V~0.8V, High Level 2V~전원전압으로 인식하며, 입력 전류는 High에서 20μA, Low에서 4~8mA입니다. CMOS는 전원전압 5V 기준으로 Low Level 0V~1.66V, High Level 3.33V~5V로 인식하며, 입력핀에는 거의 전류가 흐르지 않습니다. CMOS 출력이 Low일 때 약 5mA의 유입 전류가 발생합니다. 2. 팬아웃(Fan-out) 개념 팬아웃은 1개의 출력 단자에서 신호를 추출할 수 있는 최대 허용 출력선의 수입니다. 출...2025.11.16
-
반도체 소자 및 설계 - 62025.05.101. FET(NMOS, PMOS) 공정 FET(NMOS, PMOS) 공정에 대해 설명합니다. FET(NMOS, PMOS)의 기호와 동작 원리, 특히 NMOS와 PMOS의 차단 모드, 선형 모드, 포화 모드에 대해 자세히 설명하고 있습니다. 2. 래치업 효과 CMOS 기술에서 내재된 바이폴라 접합 트랜지스터로 인해 발생할 수 있는 래치업 효과에 대해 설명합니다. 래치업 효과는 Vdd와 GND 라인을 단락시켜 칩을 파괴하거나 시스템 오류를 일으킬 수 있습니다. 3. 래치업 효과 해결 방법 래치업 효과를 해결하기 위한 방법으로 산화물 트...2025.05.10
-
Semiconductor Device and Design2025.05.101. CMOS process design rules CMOS 설계 규칙은 특정 공정을 사용하여 제조할 회로의 물리적 마스크 레이아웃이 준수해야 하는 일련의 기하학적 제약 조건 또는 규칙입니다. 주요 목적은 가능한 한 작은 실리콘 영역을 사용하면서도 전반적인 수율과 신뢰성을 달성하는 것입니다. 이러한 규칙에는 금속 및 폴리-Si 상호 연결과 같은 최소 허용 선폭, 최소 기능 치수, 두 개의 이러한 기능 사이의 최소 허용 간격 등이 포함됩니다. 이러한 설계 규칙은 CMOS 인버터의 NMOS와 PMOS 트랜지스터 사이의 간격을 결정합니다...2025.05.10
-
디지털IC 계열의 전력소모 특성 분석2025.11.121. 전력 계산 공식 전력을 구하는 기본 공식은 전압(V) × 전류(A) = 전력(W)이다. 전압과 전류가 존재하는 곳에는 항상 전력이 존재하며, 전압과 전류가 흐를 때 일을 하는 힘의 크기를 나타내는 전기에너지가 생성된다. 이 공식을 이용하여 각 IC의 소모 전력을 계산하고 비교 분석할 수 있다. 2. 디지털IC 종류별 전력소모 비교 디지털IC 계열의 소모 전력을 계산하기 위해서는 각 IC의 전압과 전류 값을 알아야 하며, 이를 곱하여 소모 전력을 비교 분석할 수 있다. 분석 결과 가장 낮은 전력을 소모하는 IC는 '74LS00'...2025.11.12
-
한양대 Decoder & Encoder2025.05.041. 디코더 (Decoder) 디코더는 복호기라는 뜻으로, 2진수로 되어 있는 데이터를 복원시키는 논리 회로입니다. n개의 입력과 2^n개의 출력으로 구성되어 있으며, 명령어의 address를 해독할 때 주로 사용되고 복호화 작업을 수행하는 목적을 지니고 있습니다. 활성화 신호 (Enable Signal)을 갖는 디코더의 경우, 활성화 신호 EN이 0일 때 두 입력값에 무관하게 0 값을 출력하며, EN'일 때는 EN의 역 값으로 1일 때 0을 출력합니다. 대표적인 디코더 소자로는 74LS139 (1-of-4 Decoder)와 74L...2025.05.04
2 / 8
