총 133개
-
A+ 정보통신실험 4주차 예비보고서 - OP-AMP 연산 증폭 회로2025.01.041. 연산 증폭기 연산 증폭기는 두 입력단자에 인가된 신호의 차를 연산 증폭기의 자체 이득만큼 증폭한 후 단일 신호로 출력합니다. 이상적인 연산 증폭기는 개방루프 이득과 입력저항이 무한대, 입력 바이어스 전류와 출력저항이 0, 공통 모드 제거비가 무한대의 특성을 가집니다. 연산 증폭기에는 가상단락과 가상접지 특성이 있어 부귀환을 걸어 사용하면 선형동작 범위가 넓어집니다. 2. 반전 증폭기 반전 증폭기는 폐루프 이득의 부호가 마이너스(-)로, 입력신호와 출력신호의 위상이 반전됩니다. 반전 증폭기에 두 개 이상의 입력이 인가되면 반전 ...2025.01.04
-
휘트스톤 브리지 예비 보고서2024.12.311. 휘트스톤 브리지 휘트스톤 브리지는 회로의 평형상태를 이용하여 정밀한 저항 측정을 위한 계측 방법에 이용되는 회로입니다. 4개의 저항이 정사각형을 이루는 회로이며, 일반적으로 미지의 저항값을 구하기 위해서 사용합니다. 회로가 평형상태일 때 검류계에 전류가 흐르지 않으므로 계측기 자체에서 발생하는 오차가 없어 저항값을 정밀하게 측정할 수 있습니다. 또한 휘트스톤 브리지는 온도 측정에도 사용되는데, 온도 감지 소자를 브리지에 연결하여 온도 변화에 따른 저항 변화를 측정함으로써 온도를 정밀하게 측정할 수 있습니다. 1. 휘트스톤 브리...2024.12.31
-
아주대학교 A+전자회로실험 실험2 예비보고서2025.05.091. 전압-전류 변환기 전압-전류 변환기는 입력 전압에 비례하는 출력 전류를 생성하는 회로입니다. 이 회로는 입력 임피던스가 무한대이고 출력 임피던스도 무한대이므로 입력 전압에 영향을 받지 않고 출력 전류를 생성할 수 있습니다. 2. 전류-전압 변환기 전류-전압 변환기는 입력 전류에 비례하는 출력 전압을 생성하는 회로입니다. 이 회로는 입력 임피던스가 0이고 출력 임피던스도 0이므로 입력 전류에 영향을 받아 출력 전압을 생성할 수 있습니다. 이를 통해 전자 전류계를 만들 수 있습니다. 3. 전류 증폭기 전류 증폭기는 입력 전류에 비...2025.05.09
-
아날로그회로실험및설계 Op-Amp 가감산기 실험 보고서2025.01.241. 연산 증폭기(Op-Amp) 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이를 증폭으로 구현하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아서 회로적으로 구현이 가능하게 소자의 증폭을 전달해줍니다. 2. 반전 증폭기(Inverting AMP) 반전 증폭기는 출력 전압이 입력 전압에 비례한 값에 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 Op-Amp를 가정하면, Vp가 0V이고 Virtual short인 Vn의 전압...2025.01.24
-
전기회로설계실습 결과보고서62025.05.151. 전기회로 설계 실습 이번 실험을 통해 DMM, 오실로스코프, Function generator의 접지상태, 내부연결 상태와 입력저항을 유추하였고 이를 이용하여 계측장비의 사용법을 익혔습니다. DMM과 오실로스코프를 통해 전압을 측정할 때, DMM은 내부 임피던스에 의해 고주파에서 측정이 정확하지 못해 오실로스코프의 측정값이 신뢰성 있다는 것을 알았습니다. 오실로스코프의 External trigger는 관측하려는 신호의 크기가 많이 변하며 일정한 trigger를 잡을 수 없을 때 크기가 변하지 않는 기준신호로부터 trigger를...2025.05.15
-
[중앙대학교 전기회로설계실습] A+ 예비보고서 5. Oscilloscope와 Function Generator 사용법2025.05.031. Oscilloscope 사용법 오실로스코프의 초기 조정 방법, 입력 신호 파형 읽는 방법, 커서 기능 사용법 등을 설명하고 있습니다. 오실로스코프의 입력 저항과 커패시턴스가 회로에 미치는 영향인 Loading Effect에 대해서도 다루고 있습니다. 2. Function Generator 사용법 Function Generator의 신호 출력 설정 방법, 출력 신호의 주파수와 진폭 조정 방법 등을 설명하고 있습니다. Function Generator의 Thevenin 등가회로와 출력 저항이 회로에 미치는 영향에 대해서도 다루고 ...2025.05.03
-
[A+보고서]전자회로실험-연산증폭기(op amp)2025.01.171. 연산 증폭기 연산 증폭기(operation amplifier)는 처음에는 이름대로 증폭과 가산, 감산, 미분, 적분 등의 연산을 수행하기 위해 만들어져 아날로그 컴퓨터에 이용되던 소자이다. 연산 증폭기가 하는 일은 두 입력 V_in1, V_in2의 '차이'를 '증폭'시켜 출력으로 내보내는 것이다. 이를 식으로 나타내면 V_out=A_o(V_in1-V_in2)이다. 여기서 A_0는 전압이득, 즉 전압 증폭도이며 이 연산 증폭기가 몇 배로 증폭을 하는지 나타낸 값이다. 기본적인 연산증폭기에 출력 신호의 일부를 다시 입력으로 넣어주...2025.01.17
-
A+ 연세대학교 기초아날로그실험 2주차 결과레포트2025.05.101. DAQ 실습 myDAQ의 Function Generator, Oscilloscope 기능을 사용하여 Sine 파형, Square 파형, 전압, 전류, 저항, 다이오드 등을 측정하였다. 실험 결과를 통해 각 파형의 특성과 전압, 전류 측정 방법을 확인하였다. 2. PSPICE 시뮬레이션 OrCAD 프로그램을 사용하여 OP 시뮬레이션, DC 시뮬레이션, Parametric 시뮬레이션, Transient 시뮬레이션, FFT 시뮬레이션, AC 시뮬레이션, VPULSE 시뮬레이션 등을 수행하였다. 이를 통해 회로 구성 방법과 각 소자의...2025.05.10
-
EUV, EUV 노광, EUV 기술, EUV 업체, EUV Tech.2025.05.141. EUV 노광 장비 EUV 노광 장비의 경우 ASML이 독과점 진행 중이며, 차세대 EUV High NA 제품을 제공할 예정입니다. TSMC는 7nm 공정에 EUV Layer 3~5를 적용하고 있으며, 5nm 공정에는 8~12 Layer를 적용할 예정입니다. 삼성은 7nm 공정에 대량 생산을 시작했으며, 7nm 이상 Logic에 전면 적용할 예정입니다. 인텔은 2021년 7nm Logic 생산 시 EUV를 사용할 예정이라고 밝혔습니다. 2. EUV Photo Resist EUV Photo Resist의 경우 ArF에서 EUV로 ...2025.05.14
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 4. 신호발생기2025.04.291. Wien bridge RC 발진기 Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인하는 실습을 수행했습니다. 실습에서는 Wien bridge 회로의 전압 분배 관계식을 구하고, 이를 이용하여 1.63 kHz에서 발진하는 회로를 설계했습니다. 시뮬레이션을 통해 출력 파형과 FFT 분석 결과를 확인하여 목표 주파수와의 오차율을 확인했습니다. 2. 신호 발생기 안정화 다이오드를 사용하여 Wien bridge oscillator를 안정화하는 회로를 설계했습니다. 다이오드는 Op amp의...2025.04.29
2 / 14
