총 240개
-
컴퓨터 내부에서 사용하는 명령어 사이클의 4가지 단계에 대해서 비교 설명하시오2025.01.251. 명령어 인출 (Fetch) 명령어 인출 단계는 프로그램 카운터(PC)에 저장된 주소를 사용하여 메모리에서 명령어를 가져오는 단계이다. 이 단계에서는 CPU가 명령어를 실행하기 위해 필요한 첫 번째 단계를 수행한다. 메모리에서 명령어를 가져와 CPU의 명령어 레지스터에 저장한다. 통계적으로, 현대 CPU는 매초 수십억 개의 명령어를 인출할 수 있다. 프로그램 카운터와 메모리 계층 구조가 명령어 인출 속도에 중요한 역할을 한다. 2. 명령어 해독 (Decode) 명령어 해독 단계는 인출된 명령어를 해석하여 어떤 작업을 수행해야 하...2025.01.25
-
[A+보고서]전자회로실험-연산증폭기(op amp)2025.01.171. 연산 증폭기 연산 증폭기(operation amplifier)는 처음에는 이름대로 증폭과 가산, 감산, 미분, 적분 등의 연산을 수행하기 위해 만들어져 아날로그 컴퓨터에 이용되던 소자이다. 연산 증폭기가 하는 일은 두 입력 V_in1, V_in2의 '차이'를 '증폭'시켜 출력으로 내보내는 것이다. 이를 식으로 나타내면 V_out=A_o(V_in1-V_in2)이다. 여기서 A_0는 전압이득, 즉 전압 증폭도이며 이 연산 증폭기가 몇 배로 증폭을 하는지 나타낸 값이다. 기본적인 연산증폭기에 출력 신호의 일부를 다시 입력으로 넣어주...2025.01.17
-
[자료구조] 희소행렬 덧셈 함수와 출력을 구현한 소스코드2025.05.051. 희소행렬 희소행렬은 대부분의 원소가 0인 행렬을 말합니다. 이러한 희소행렬을 효율적으로 저장하고 연산하는 방법이 중요합니다. 이 코드에서는 희소행렬의 덧셈 연산과 출력 함수를 구현하고 있습니다. 2. 행렬 덧셈 이 코드에서는 두 개의 희소행렬 A와 B를 입력받아 이들의 덧셈 연산을 수행하여 새로운 희소행렬 C를 생성합니다. 행렬 덧셈은 같은 위치의 원소들을 더하는 것으로 구현됩니다. 3. 희소행렬 출력 희소행렬은 대부분의 원소가 0이므로 이를 효율적으로 출력하는 것이 중요합니다. 이 코드에서는 희소행렬의 non-zero 원소들...2025.05.05
-
병렬프로그래밍 CUDA 프로그래밍 과제1 - Vector Addition2025.05.061. CPU를 이용한 벡터 덧셈 계산 CPU로 처리해서 벡터 합을 계산하는 코드를 제공하였습니다. 이 코드는 벡터의 크기를 입력받아 각 벡터의 원소들을 더하여 결과를 생성합니다. 시간 측정을 통해 벡터의 크기가 커질수록 연산 시간이 늘어나는 것을 확인할 수 있습니다. 2. GPU를 이용한 벡터 덧셈 계산 GPU로 처리해서 벡터 합을 계산하는 코드를 제공하였습니다. 이 코드는 CPU 코드와 유사하지만 CUDA 함수를 사용하여 GPU에서 병렬 처리를 수행합니다. 시간 측정 결과, 벡터의 크기가 10,000,000 이상일 때부터 GPU ...2025.05.06
-
실험 22_연산 증폭기 특성 결과보고서2025.04.281. 연산 증폭기의 전압 이득 실험을 통해 연산 증폭기의 전압 이득을 측정하였다. 입력 전압의 크기가 증가함에 따라 출력 전압의 크기도 증가하는 모습을 보였다. 이를 통해 연산 증폭기의 전압 이득 특성을 확인할 수 있었다. 2. 연산 증폭기의 입력 및 출력 스윙 레벨 실험을 통해 연산 증폭기의 입력 및 출력 스윙 레벨을 측정하였다. 입력 전압의 크기가 증가함에 따라 출력 전압의 크기도 증가하는 모습을 보였다. 이를 통해 연산 증폭기의 입력 및 출력 스윙 레벨 특성을 확인할 수 있었다. 3. 연산 증폭기의 공통 모드 전압 이득 실험을...2025.04.28
-
이중 패스 어셈블러의 알고리즘에 대하여 정리해 보세요2025.01.181. 이중 패스 어셈블러 이중 패스 어셈블러는 소스 코드를 두 번 스캔하여 어셈블리 과정을 수행합니다. 첫 번째 패스에서는 레이블 정의를 찾아 기호 테이블에 추가하고, 두 번째 패스에서는 기호 테이블을 참조하여 실제 기계 코드로 변환합니다. 이를 통해 데이터 기호의 순방향 참조 문제를 해결할 수 있습니다. 2. 원 패스 어셈블러와의 비교 원 패스 어셈블러는 소스 코드를 한 번만 스캔하여 즉시 기계 코드를 생성하지만, 데이터 기호의 순방향 참조 문제를 해결하기 어렵습니다. 이에 비해 이중 패스 어셈블러는 두 번의 스캔을 통해 이 문제...2025.01.18
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 11장 연습문제 풀이2025.01.021. 연산증폭기의 응용회로 1. 그림 11-22에서 연산증폭기의 반전(-) 입력전압은 ±Vd 차동전압을 무시할 수 있으므로 연산증폭기의 비반전(+) 입력전압 또한 ±Vd이다. 따라서 출력전압 Vo는 ±Vd ± Vref이다. 2. 이 비교기는 히스테리시스와 제너제한을 가지며, 양단 전압은 항상 ±Vref이다. 3. 연산증폭기의 반전(-) 입력전압은 ±Vd 차동전압을 무시할 수 있으므로 연산증폭기의 비반전(+) 입력전압 또한 ±Vd이다. 4. 시정수 RC에 따른 출력 파형의 변화율을 설명하고 있다. 5. 그림 11-25에서 R1, R2...2025.01.02
-
컴퓨터구조_컴퓨터 내부에서 사용하는 명령어 사이클의 4가지 단계에 대해서 비교 설명하시오.2025.01.291. 명령어 인출 단계 (Fetch) 명령어 사이클의 첫 번째 단계는 명령어 인출(fetch) 단계이다. 이 단계는 CPU가 메모리에서 실행할 명령어를 불러오는 과정이다. 현대 컴퓨터에서 CPU는 프로그램 카운터(PC)를 통해 다음에 실행할 명령어의 위치를 추적한다. 프로그램 카운터는 메모리 주소를 가리키며, 이를 바탕으로 명령어를 메모리에서 인출하여 명령어 레지스터(IR)에 저장한다. 이때 CPU는 주소 버스를 통해 명령어가 저장된 메모리 주소를 지정하고, 데이터 버스를 통해 해당 명령어를 인출하여 명령어 레지스터로 전달한다. 2...2025.01.29
-
[전자공학실험2] 연산 증폭기2025.04.271. 연산 증폭기의 사용법 및 특성 측정 이 실험에서는 연산 증폭기의 사용법을 익히고, 연산 증폭기의 특성 측정과 응용 회로 실험을 통해 연산 증폭기의 성능 및 동작 원리를 이해하였습니다. 실험을 통해 연산 증폭기의 DC 오프셋 전압과 오프셋 전류, 반전 증폭기와 비반전 증폭기의 특성, 슬루율 측정, 최대 증폭도 측정, 적분기 회로 등을 확인하였습니다. 2. 연산 증폭기의 DC 오프셋 특성 실험 1에서는 연산 증폭기의 DC 오프셋 전압과 오프셋 전류를 측정하였습니다. 연산 증폭기 내부의 소자 불일치로 인해 발생하는 DC 오프셋 특성...2025.04.27
-
[논리회로실험] 실험3. 가산기&감산기 결과보고서2025.05.051. 반가산기 반가산기는 두 개의 입력값 비트를 더해 합 S와 Co의 값이 출력되므로 입출력이 각각 2개 있다. 이때 S는 합이고 Co은 자리올림을 나타낸다. 진리표는 예비보고서의 예상 결과 값과 동일하게 나왔다. 2. 전가산기 전가산기 회로의 구성은 반가산기 두 개를 사용하고 이에 OR 게이트를 추가로 사용하였다. 반가산기와의 차이는 올림수를 처리한다는 것인데 이로인해 자리올림수 Ci가 추가됨을 알 수 있다. 진리표는 실험1과 마찬가지로 예비보고서의 결과 값과 동일하게 나왔다. 3. 반감산기 반감산기는 한 자리 2진수를 뺄셈하여 ...2025.05.05
2 / 24
