총 35개
-
서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers2025.01.201. Flip-flops 실험을 통해 flip-flop의 종류와 동작 원리를 이해했습니다. SR latch, D latch, JK flip-flop, T flip-flop 등 다양한 flip-flop의 특성을 확인했고, 특히 setup time과 hold time, propagation delay 등의 개념을 배웠습니다. 이를 통해 순차 논리회로 설계 시 고려해야 할 중요한 요소들을 학습했습니다. 2. Registers 여러 개의 flip-flop을 직렬 또는 병렬로 연결하여 register를 구현하는 방법을 배웠습니다. regis...2025.01.20
-
방통대 디지털논리회로 출석과제물2025.01.251. 디지털논리회로 이 자료는 방송통신대학교 디지털논리회로 과목의 출석 과제물입니다. 과제물에는 교재 3장, 4장, 5장의 주관식 문제들이 포함되어 있습니다. 문제들은 불 대수 연산, 최소항 표현, 논리회로 설계 등 디지털논리회로의 기본 개념과 기술을 다루고 있습니다. 이를 통해 학생들이 디지털논리회로의 기본 원리와 응용 능력을 배양할 수 있습니다. 1. 디지털논리회로 디지털논리회로는 전자공학의 핵심 분야로, 디지털 신호를 처리하고 제어하는 기술입니다. 이는 컴퓨터, 통신 기기, 자동화 시스템 등 다양한 전자 기기의 기반이 되는 중...2025.01.25
-
홍익대 디지털논리실험및설계 2주차 예비보고서 A+2025.05.161. NAND 게이트 NAND 게이트는 AND 게이트에 NOT 게이트(인덕터)를 연결한 것과 같은 출력값을 가지므로 (1, 1)을 입력받았을 때에만 1에서 뒤집힌 0이 출력되고 나머지 경우는 모두 1이 출력된다. 2. NOR 게이트 NOR 게이트는 OR 게이트에 NOT 게이트(인덕터)를 연결한 것과 같은 출력값을 가지므로 (0, 0)을 입력받았을 때에만 0에서 뒤집힌 1이 출력되고 나머지 경우는 모두 0이 출력된다. 3. XOR 게이트 XOR 게이트는 AB'+A'B 즉, A,B 둘 중 하나의 입력값만 1일때만 1을 출력한다. 4. ...2025.05.16
-
논리회로및실험 레포트2025.01.181. NAND 게이트 NAND 게이트는 AND 게이트와 반대로 부정 논리곱을 구현한 디지털 논리 회로의 일종입니다. 두 개 이상의 입력과 하나의 출력으로 구성되며, 입력 모두가 참일 때만 출력이 거짓이 되고 나머지 경우 모두 출력이 참이 됩니다. 즉, 입력 중 하나라도 거짓 값이 있다면 출력은 참이 됩니다. 2. NOR 게이트 NOR 게이트는 OR 게이트와 반대로 부정 논리합을 구현한 디지털 논리 회로의 일종입니다. 두 개 이상의 입력과 하나의 출력으로 구성되며, 입력 모두가 거짓일 때만 출력이 참이 되고 나머지 경우 모두 출력이 ...2025.01.18
-
홍익대_디지털논리회로실험_4주차 예비보고서_A+2025.01.151. 멀티플렉서와 부호기(encoder)의 차이 멀티플렉서는 여러 가지의 입력 중 하나를 골라 그대로 출력하지만, 부호기는 입력 신호에 대응하는 출력 단자의 조합에 맞춰 출력한다. 멀티플렉서는 선택하는 것이지만 부호기는 변환하는 것이라 볼 수 있다. 2. 4-to-1 Multiplexer 74153, 2-to-1 Multiplexer 74157, 1-of-4 Decoder 74139, 3-INPUT AND 게이트 7411의 datasheet 74153 칩에는 4-to-1 multiplexer가 2개 들어있으며 EN은 Active l...2025.01.15
-
홍익대_디지털논리회로실험_7주차 예비보고서_A+2025.01.151. S-R Latch와 - Latch Latch는 1비트의 정보를 저장할 수 있는 회로이다. S-R Latch의 경우 S, R의 값이 1,1일 때 결과값이 invalid하고 0,0이면 이전 결과값을 그대로 출력한다. 입력이 1,0이면 Q와 에 1,0을 출력하고 입력이 0,1이면 Q와 에 0,1을 출력한다. - Latch는 S-R Latch와 작동원리는 같지만 입력이 ACTIVE LOW로 작동한다. 2. Pulse detector와 CLK CLK는 출력을 특정 타이밍에 동기화하여 내기 위한 것이다. Pulse detector는 CL...2025.01.15
-
[한국방송통신대학교] 2024년 1학기 디지털논리회로 출석수업과제2025.01.251. 10진수 27.25를 2진수로 변환 10진수 27.25를 2진수로 변환하는 방법은 정수 부분과 소수 부분을 각각 변환하는 것이다. 정수 부분은 2로 나누어 나머지를 기록하고, 소수 부분은 2를 곱하여 정수 부분을 기록하는 과정을 반복한다. 이렇게 구한 2진수 정수 부분과 소수 부분을 합하면 최종 2진수 표현을 얻을 수 있다. 2. 2진수를 4진수, 8진수, 16진수로 변환 2진수를 4진수, 8진수, 16진수로 변환하는 방법은 2진수를 각각 2개, 3개, 4개의 비트씩 묶어서 대응되는 4진수, 8진수, 16진수 숫자로 변환하는 ...2025.01.25
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트2024.12.311. 논리회로의 단순화 논리게이트의 조합을 통해 복잡한 논리적 함수관계를 구현할 수 있다. 진리표, 부울대수, 논리회로도를 사용하여 논리회로를 표현할 수 있으며, 이 세 가지 방법은 서로 1:1 대응관계가 있다. 논리회로를 설계할 때는 진리표를 작성하고, 이를 논리식으로 표현한 뒤 부울대수 법칙을 적용하여 단순화하는 과정을 거친다. Karnaugh-map(K-map)을 활용하면 논리식을 더욱 효율적으로 단순화할 수 있다. 2. Karnaugh-map을 통한 논리회로 단순화 Karnaugh-map(K-map)은 진리표를 2차원적으로 ...2024.12.31
-
인하대 VLSI 설계 6주차 Flip-Flop2025.05.031. Latch Latch는 하나 이상의 비트들을 저장하기 위한 디지털 논리회로로, 데이터 입력 In, 클럭 입력 CLK, 출력 Q로 이루어진다. Latch의 종류에는 Negative Latch와 Positive Latch가 있으며, Negative Edge에서는 clk = 1일 때 Q가 기존의 값을 유지하고 clk = 0일 때 In의 값이 출력 Q로 나오며, Positive Edge에서는 clk = 1일 때 In의 값이 출력 Q로 나오고 clk = 0일 때 Q가 기존의 값을 유지한다. 2. Flip-Flop Flip-Flop은 2...2025.05.03
-
서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR2025.01.201. Multiplexer Multiplexer는 여러 입력신호 중 하나를 선택해 단일 출력신호로 내보내는 회로로서 간단하게 MUX라고 하기도 한다. 그리고 보통 2^n개의 입력을 가지고 있어 n-to-1 mux라고도 한다. 이러한 Multiplexer를 이용하면 선택적으로 필요한 여러 입력신호들 중 하나를 단 하나의 bus를 이용해 옮길 수 있게 된다. 그리고 하나의 bus를 통해 받은 신호는 Demultiplexer를 통해 원하는 곳에 신호를 전달할 수 있다. 2. Three-state devices Three-state dev...2025.01.20
2 / 4
