총 18개
-
MOSFET, MOSCAP 측정 실험 Report2025.01.121. MOSFET MOSFET은 전압 제어용 소자로 Gate, Source, Drain의 3 단자로 구성되어 있습니다. Gate에 인가되는 전압으로 Source와 Drain의 전류 흐름을 제어할 수 있으며, 제작 방식에 따라 증가형 MOSFET과 공핍형 MOSFET으로 구분할 수 있습니다. 본 실험에서는 Keithley 4200-SCS를 이용하여 MOSFET의 I-V 특성을 분석하였고, On-off ratio, Threshold Voltage, Subthreshold swing, Mobility, DIBL 현상 등을 확인하였습니다....2025.01.12
-
저가형 MOSCAP 기술 기획 및 스택 설계2025.12.201. MOSCAP 구조 및 스택 설계 Metal(TaN) / Al2O3(1.6nm) / Al2O(2.76)(5.5nm) / SiO2(2.6nm) / Si로 구성된 산소결핍형 Al-O 기반 전자트랩 구조의 MOSCAP 기술. Gate Metal은 TaN, Blocking층은 Al2O3 1.6nm, Trap Layer는 Al2O(2.76) 5.5nm, Tunnel층은 SiO2 2.6nm, Substrate는 Si로 설계되어 있다. 이 구조는 저가형 MOSCAP 제작을 위한 최적화된 스택 구성이다. 2. 전자트랩 및 Deep Et 특성 ...2025.12.20
-
MOSCAP 기술기획 및 웨이퍼 분할 보고서2025.12.201. MOSCAP 구조 설계 TaN / SiO₂(1.0 nm) / Al₂O₃(1.6 nm) / SiB(0.1)Al(0.3)O(2.392) (5.5 nm) / Al₂O₃(1.6 nm) / SiO₂(2.3 nm) / Si 다층 구조로 구성된 MOSCAP 기술. 산소 결핍 δ = 8%를 가지며 높은 트랩 에너지(Et_eff ≈ 2.60 eV)를 기대할 수 있도록 설계되어 장기 보유형 메모리 특성을 제공한다. 2. 데이터 보유 시간 예측 150°C 기준으로 터널 SiO₂ 2.3 nm 조건에서 누설, SILC, RTN 누적을 고려한 보유 시...2025.12.20
-
비휘발성 메모리 MOSCAP 스택 설계 제안2025.12.211. MOSCAP 비휘발성 메모리 스택 구조 Metal / SiO2(1 nm) / Al2O3(b) / trap(d,a,e,f) / Al2O3(g) / SiO2(c) / (Si|SiC) 구조의 다층 트랩 기반 MOSCAP 비휘발성 메모리 스택을 제안합니다. 주요 제어 변수는 차단층 두께(b,g), 터널층 두께(c), 트랩층 두께(a), 산소 공공 비율(e), 유전상수(f), 기판 선택(Si vs SiC)입니다. 견고한 데이터 보유와 제어된 간섭을 목표로 하면서 경쟁력 있는 프로그램/소거 지연시간을 실현합니다. 2. 목표별 설계 파라미...2025.12.21
-
MOSCAP 터널막 기반 트랩형 메모리 기술기획2025.12.201. MOSCAP 메모리 구조 메탈(TaN) / SiO2(1nm) / Al2O3(1.6nm) / SiB0.14Al0.16O2.2264(5.5nm) / Al2O3(1.6nm) / SiO2(2.3nm) / Si로 구성된 다층 박막 구조. 터널막 기반 트랩형 MOSCAP 메모리로 150°C 조건에서도 수십~수백년의 실용 보유 시간 달성을 목표로 설계됨. 상하 Al2O3 층은 전하 차폐 및 블로킹 역할을 수행하며, SiB0.14Al0.16O2.2264 층은 2.3~2.5eV 영역의 깊은 트랩을 형성하여 메모리 특성을 결정함. 2. 터널막 ...2025.12.20
-
MOSCAP 4가지 구조 스펙 제안 및 공정 레시피2025.12.201. MOSCAP 구조 설계 SiO₂–HfO₂–Al₂O₃–TaN 기반 MOSCAP의 4가지 구조(Turbo-RAM, Deep-Store, User MOSCAP, Et-Optimized Hybrid)를 비교 분석. User MOSCAP은 Al₂O₃ 1.0 nm, Et_eff 2.4 eV로 확정되었으며, 각 구조는 프로그램 시간과 보유 특성에서 차별화된 성능을 제시한다. Turbo-RAM은 20-30 ns의 빠른 속도, Deep-Store는 수 개월~수 년의 장기 보유를 목표로 한다. 2. ALD 공정 및 열처리 O₃-ALD를 이용한 ...2025.12.20
-
MOSCAP 이중층 구조 기술기획 및 웨이퍼 분할 전략2025.12.201. MOSCAP 구조 설계 Metal-SiO₂-Al₂O₃-HfAlO-HfBO-Al₂O₃-SiO₂-Si로 구성된 이중 트랩층 MOSCAP 구조. SiO₂ top 1.0nm, Al₂O₃ top blocking 1.0nm, HfAlO 1.0nm, HfBO 3.8nm, Al₂O₃ mid blocking 1.0nm, SiO₂ tunnel 2.5nm의 다층 박막 구조로 설계되어 있으며, 이는 메모리 소자의 성능 향상을 목표로 함. 2. Program/Erase 동작 조건 Program 동작은 +5V/Si=0V의 FN 주입 기반으로 100~4...2025.12.20
-
1T-1C MOSCAP 메모리 기술 비교 분석2025.12.201. 1T-1C MOSCAP 메모리 구조 및 동작 원리 1T-1C MOSCAP은 Metal-SiO₂-Al₂O₃-SiOₓ-Al₂O₃-SiO₂-Si 구조로 설계되었으며, SiOₓ 층(x≈1.7)에서 전자를 트랩 형태로 저장한다. ±5V 이내의 전압으로 쓰기/삭제 동작이 가능하며 비휘발성 특성을 갖는다. 고속형은 1-8µs의 쓰기 시간을 제공하고, 보유시간형은 깊은 트랩(Et_eff≈2.2eV)을 활용하여 85°C에서 10년 이상의 데이터 보존을 보장한다. 2. DRAM 및 LPDDR 메모리 기술 DDR5는 트랜지스터와 커패시터로 구성된...2025.12.20
-
MOSCAP 기술기획 및 웨이퍼 분할 보고서2025.12.201. MOSCAP 구조 설계 고보유·저전압 MOSCAP 구조는 Metal/SiO₂/Al₂O₃/HFzByOₓ/Al₂O₃/SiO₂/Si 스택으로 구성되며, 고유전율 Hf 기반 복합층에 F·B 소량 도핑으로 깊은 트랩(Et_eff≈2.8–2.9eV)을 형성한다. Al₂O₃ 듀얼 배리어층으로 누설을 억제하고 대칭 전계를 설계하여 저전압(±3.5–4.0V) 구동으로 DRAM급 속도를 확보한다. 2. 전기적 성능 특성 READ 속도는 15–35 ns의 DRAM급 성능을 달성하며, PROG/ERASE 시간은 0.3–0.8 µs/스텝이다. 85°...2025.12.20
-
Hf기반 VO 제어형 트랩층 MOSCAP 구조 설계안 비교2025.12.201. MOSCAP 구조 설계 Hf 기반 산소공공(VO) 제어형 트랩층을 적용한 MOSCAP 구조에서 총 4 nm 트랩층 두께와 상·하부 Al₂O₃(1 nm) 차단층을 기반으로 한 여섯 가지 스택 설계안(A~F안)을 비교한다. 각 안은 트랩층의 조성(Al at.%, VO%), 그레이딩 방향과 해상도(계단/연속), 차단층 유무에 따라 구분되며, 동일 총 트랩 두께, 터널 산화막(2.5 nm SiO₂), 기판(SiC)을 기본 가정으로 한다. 2. Program/Erase 특성 및 성능 각 설계안별 Program/Erase 속도, 요구 전...2025.12.20
1 / 2
