총 4개
-
EUV 리소그래피 기술과 반도체 공정2025.12.111. EUV 리소그래피의 필요성 CMOS 스케일링의 물리적 한계를 극복하기 위해 EUV 리소그래피가 필요하다. 무어의 법칙을 따르기 위해 더 작은 패턴 형성이 요구되며, 기존 ArF 엑시머 레이저(193nm)로는 65nm 노드 이후 스케일링이 어려워진다. 13.5nm 파장의 EUV는 기존 광원 대비 10~100배 작은 특징을 해상할 수 있어 20nm 이하의 미세 공정을 가능하게 한다. 이는 모바일 기기의 고성능화와 소형화를 동시에 달성하기 위한 핵심 기술이다. 2. EUV 리소그래피의 광원 기술 EUV 광원 생성 방식은 레이저 플라...2025.12.11
-
반도체 소자 및 설계 - 62025.05.101. FET(NMOS, PMOS) 공정 FET(NMOS, PMOS) 공정에 대해 설명합니다. FET(NMOS, PMOS)의 기호와 동작 원리, 특히 NMOS와 PMOS의 차단 모드, 선형 모드, 포화 모드에 대해 자세히 설명하고 있습니다. 2. 래치업 효과 CMOS 기술에서 내재된 바이폴라 접합 트랜지스터로 인해 발생할 수 있는 래치업 효과에 대해 설명합니다. 래치업 효과는 Vdd와 GND 라인을 단락시켜 칩을 파괴하거나 시스템 오류를 일으킬 수 있습니다. 3. 래치업 효과 해결 방법 래치업 효과를 해결하기 위한 방법으로 산화물 트...2025.05.10
-
MOSFET의 기본특성 실험 결과보고서2025.11.121. MOSFET (금속산화물반도체전계효과트랜지스터) MOSFET은 반도체 소자로서 게이트, 드레인, 소스, 벌크의 네 개 단자를 가지며, 게이트에 인가되는 전압에 의해 채널의 전도도가 제어되는 전계효과 트랜지스터입니다. 현대 집적회로의 핵심 소자로 사용되며, N채널과 P채널 두 가지 타입이 있습니다. 기본특성 실험을 통해 게이트-소스 전압과 드레인 전류의 관계, 드레인-소스 전압에 따른 특성곡선 등을 측정하고 분석합니다. 2. 트랜지스터 특성곡선 및 동작영역 MOSFET의 동작은 차단영역, 선형영역, 포화영역으로 구분됩니다. 차단...2025.11.12
-
반도체 부품 장비 융합 개론 - 노트정리 & 기출문제 포함2025.01.181. 반도체 기본 특성 반도체의 기본적인 특성에 대해 설명하고 있습니다. 마이크로 패브리케이션 공정을 활용한 집적회로, MEMS 센서, 태양광 패널 등의 예시를 제시하고 있습니다. in-plane과 out-of-plane의 차이, 트랜지스터의 발전, 무어의 법칙, 반도체 8대 공정 등을 다루고 있습니다. 또한 클린룸 시설의 중요성과 기준, 실리콘 웨이퍼 직경 증가 추세와 그에 따른 이슈 등을 설명하고 있습니다. 2. 3D 반도체 트렌드 집적도를 높이기 위해 웨이퍼 표면에 수직방향으로 소재를 쌓아올리는 3D 반도체 기술에 대해 설명하...2025.01.18