총 6개
-
3D NVRAM 기술: (8T/8C)/Cell 구조 기반 256단 적층 비휘발성 메모리2025.12.201. 3D NVRAM 구조 및 셀 설계 본 발명은 8개의 트랜지스터(8T)와 8개의 커패시터(8C)로 구성된 (8T/8C)/Cell 구조를 기반으로 한다. 각 커패시터는 개별 워드라인으로 선택되어 병렬 접근성과 다중비트 저장을 가능하게 한다. 이 구조는 기존 1T1C 또는 1T1R 기반 메모리의 속도, 누설, 공정 호환성 한계를 극복하며, 특히 고층 적층(256단) 공정에서 누설 전류 및 신뢰성 문제를 해결한다. 2. 트랩층 기반 전하 저장 메커니즘 Et=2.0 eV 깊이의 트랩층을 포함한 HfO₂/Al₂O₃ 복합 유전체 스택을 사...2025.12.20
-
나노공학 반도체 기업 PSK Inc. 조사 발표2025.12.211. PSK Inc. 기업 개요 PSK는 1990년 6월 11일 설립된 반도체 관련 중소기업으로, 자본금 98억 원, 직원 190명, 매출액 1,289억 원을 기록했습니다. 핵심 제품인 Ashing System을 기반으로 추가 제품 개발과 고객 확보를 위해 철저한 품질관리와 지속적인 연구개발을 진행하고 있습니다. 2. Ashing 공정 기술 Ashing은 건식 식각, 습식 식각, 이온주입 등에 의해 굳어진 감광액을 건식 또는 습식으로 제거하는 공정입니다. PSK의 Ashing 제품들은 웨이퍼 처리 속도를 시간당 360장까지 향상시키...2025.12.21
-
반도체 공정 전체 프로세스 가이드2025.12.191. 웨이퍼 제조 반도체 공정의 첫 단계로 모래(SiO2)에서 시작하여 순도 99.99999%의 고순도 실리콘을 만드는 과정입니다. 모래와 탄소를 반응시켜 규소를 추출하고, 실란가스를 거쳐 폴리실리콘으로 정제합니다. CZ법을 이용해 단결정 잉곳을 성장시킨 후, 슬라이싱, 연마, 세척 등의 가공을 거쳐 최종 웨이퍼를 완성합니다. 이 과정에서 RCA 세정, CMP 등 정밀한 공정이 필요합니다. 2. 산화 및 포토 공정 웨이퍼 위에 절연층을 형성하고 회로 패턴을 새기는 공정입니다. 건식산화로 얇은 게이트 산화막을, 습식산화로 두꺼운 보호...2025.12.19
-
고온 NVM 트랩층 재료 SiBCN vs SiAlBN 비교2025.12.211. SiBCN 트랩층 재료 SiBCN은 Si–N, B–N, C–N, Si–C 결합으로 구성된 Deep Localized Trap 구조의 트랩층 재료입니다. 밴드갭은 5.3–5.7 eV, 유전상수는 6.3–6.8이며, 유효 트랩 깊이(Et_eff)는 약 2.8 eV입니다. B–N 결합의 강한 안정성으로 인해 25°C에서 10¹¹초 이상의 보유시간을 보이며, 250°C에서도 약 3년(10⁸초)의 보유력을 유지합니다. 최대 공정온도는 약 1100°C로 높은 열적 안정성을 가지고 있습니다. 2. SiAlBN 트랩층 재료 SiAlBN은 S...2025.12.21
-
반도체공정개론 (반도체공학 이론 전량 필기본)2025.05.111. 반도체 제조 공정 반도체 제조 공정에 대한 전반적인 내용을 다루고 있습니다. IC 제작 공정, 클린룸 기본, 웨이퍼 처리 공정, 박막 증착, 포토리소그래피, 식각, 이온주입, 열처리 등 반도체 제조에 필요한 다양한 공정 단계를 설명하고 있습니다. 2. 반도체 소자 구조 및 특성 반도체 소자의 구조와 특성에 대해 다루고 있습니다. MOSFET, BJT, DRAM 등 주요 반도체 소자의 구조와 동작 원리, 특성 등을 설명하고 있습니다. 또한 SOI, 스트레인 실리콘 등 최신 반도체 기술도 소개하고 있습니다. 3. 열처리 공정 반도...2025.05.11
-
256단 3D NVRAM 기술 제안: 트랩 기반 비휘발성 메모리2025.12.201. 3D NVRAM 기술 구조 256단 적층 구조의 (8T/8C)/Cell 기반 3D NVRAM 기술로, 8개 트랜지스터와 8개 커패시터로 구성되며 각 커패시터는 개별 Wordline으로 제어된다. 2.0 eV 깊이의 트랩을 갖는 HfO₂/Al₂O₃ 유전체를 사용하며, TSV 기반 BEOL 저온 공정(<400°C)으로 3D 집적된다. DRAM급 속도(5ns)와 Flash급 보존성(7일~수개월)을 결합한 하이브리드 특성을 갖는다. 2. 동작 원리 및 성능 제안된 NVRAM은 커패시터 전하(Q_C)와 트랩 전하(Q_T)를 합산하여 총...2025.12.20