총 17개
-
디지털집적회로설계 실습: 기본 논리게이트 시뮬레이션2025.11.151. INVERTER (인버터) 인버터는 입력 신호를 반전시키는 기본 논리게이트이다. 실습에서 pulse 파형의 입력 신호를 사용하여 시뮬레이션을 수행했으며, 결과 그래프에서 입력과 출력 신호가 정반대의 값을 가지는 것을 확인하여 제대로 구현되었음을 검증했다. 2. NAND 게이트 NAND 게이트는 두 입력 신호가 모두 1일 때만 출력이 0이 되고, 나머지 모든 경우에 출력이 1이 되는 논리게이트이다. 실습에서 INA, INB 입력에 대한 OUT 출력을 분석하여 NAND 게이트의 동작 원리를 파형 그래프로 확인했다. 3. AND 게...2025.11.15
-
디지털집적회로설계 NOR/OR 게이트 레이아웃 설계 및 시뮬레이션2025.11.151. NOR 게이트 레이아웃 설계 NOR 게이트는 트랜지스터 레벨에 따라 설계되었으며, SP 파일을 수정하여 구현되었다. 시뮬레이션 파형 분석을 통해 입력 신호(InA, InB)에 따른 출력(OUTPUT)을 확인하였고, 레이아웃 추출 후 파형이 정상적으로 작동함을 검증했다. 이 과정에서 트랜지스터 배치와 연결 구조의 이해가 중요하며, 정확한 논리 동작을 확인할 수 있었다. 2. OR 게이트 레이아웃 구현 OR 게이트는 NOR 게이트와 인버터(INVERTER)를 조합하여 구현되었다. 두 회로의 레이아웃을 통합하여 설계하였고, 입력 신...2025.11.15
-
디지털집적회로설계 XOR 게이트 레이아웃 설계 및 시뮬레이션2025.11.151. Full CMOS XOR GATE 설계 트랜지스터 레벨에서 CMOS XOR 게이트를 직접 구현한 방식으로, 4개의 PMOS와 4개의 NMOS를 중앙 논리 부분에 사용하고 4개의 인버터를 포함하여 총 12개의 트랜지스터로 구현되었다. Mobility 비율 μn/μp = 2를 만족시키기 위해 wp = 2wn으로 설정하여 pull-up 네트워크의 PMOS 폭을 pull-down 네트워크의 NMOS 폭의 두 배로 디자인했다. 가로 11.46 μm, 세로 12.12 μm의 크기로 면적은 138.90 (μm)²이다. 2. Subcell ...2025.11.15
-
디지털집적회로설계 14주차 실습: 4-Bit RCA with D-FF2025.11.161. D-Flip Flop (D-FF) 설계 Positive edge-triggered D-FF를 트랜지스터 레벨에서 설계하고 레이아웃을 구성했다. 전송 게이트 방식을 채택하여 트랜지스터를 효율적으로 사용했으며, SPICE 추출 후 시뮬레이션을 통해 동작을 검증했다. Delay(trise, tfall, tpdr, tpdf), Area, Power Consumption을 측정하여 성능을 평가했다. 2. 4-Bit Ripple Carry Adder (RCA) 구현 CMOS Full Adder를 기반으로 4-bit RCA를 구성했다. 각...2025.11.16
-
디지털집적회로설계 12주차 Full Adder 레이아웃 설계 및 시뮬레이션2025.11.161. Static CMOS Full Adder 설계 Static CMOS Full Adder는 12개의 PMOS, 12개의 NMOS, 2개의 Inverter로 구성된 총 28개의 트랜지스터로 이루어진 회로이다. P/N Ratio를 고려하여 ndc와 pdc의 크기를 설정하였으며, (A+B)*Cin은 2의 크기로 ndc 16칸, pdc 32칸으로 설계하였다. SUM 출력의 경우 ((A+B+Cin)*Cin)은 ndc 16칙, pdc 32칸으로, Cin*A*B는 ndc 24칸, pdc 48칸으로 구성하였다. 2. Subcell을 이용한 F...2025.11.16
-
인하대 VLSI 설계 2주차 inverter2025.05.031. Inverter 회로의 개념 Inverter 회로는 입력이 0일 때 출력으로 1이 출력되고 입력이 1이면 출력으로 0을 출력하는 회로를 말한다. CMOS Inverter 회로는 VDD에 PMOS, GROUND에 NMOS가 연결되어 있으며, 입력 신호가 1일 때 PMOS는 OFF, NMOS는 ON이 되어 출력 단자 Y가 VDD와 차단되고 GND와 연결되어 0의 값을 출력하며, 입력 신호가 0일 때 PMOS는 ON, NMOS는 OFF가 되어 출력 단자 Y가 VDD와 연결되고 GND와 차단되어 1의 값을 출력한다. 2. Invert...2025.05.03
-
빅데이터의 기술 요건 네 단계에 대해 설명하세요2025.01.181. 데이터 수집 이 단계는 기업 내부와 외부에서 발생하는 엄청난 양의 데이터를 모으는 과정을 말한다. 이 과정에서는 다양한 데이터 소스로부터 필요한 정보를 수동이나 자동으로 수집하는 기술이 필요하다. 예를 들어, 기업 내부 데이터는 ETL(Extraction, Transformation, Load) 솔루션을 통해 추출, 변환, 적재하는 방식으로 확보할 수 있으며, EII(Enterprise Information Integration)를 활용하여 데이터를 통합하고 분석할 수 있다. 외부 데이터의 경우, 웹 크롤링 엔진을 사용하여 인...2025.01.18
-
디지털집적회로설계 13주차 실습 - 게이트 회로 분석2025.11.161. OR GATE 지연 및 전력 측정 MAGIC에서 추출한 OR GATE의 특성을 SPICE 시뮬레이션으로 분석했다. tpdr(상승 지연)은 199.6ns, tpdf(하강 지연)은 199.8ns로 측정되었으며, 평균 전파 지연(tpd)은 199.7ns이다. 출력 신호의 상승 시간(trise)은 0.485ns, 하강 시간(tfall)은 0.300ns로 측정되었다. 입력 신호는 AND 게이트와 동일하게 적용되었으며, 시뮬레이션 결과 OR GATE가 제대로 구현되었음을 확인했다. 2. XOR GATE 지연 및 전력 측정 XOR GATE...2025.11.16
-
인하대 VLSI 설계 5주차 Multiplexer2025.05.031. Multiplexer Multiplexer는 2개의 입력 신호 중 하나를 선택하여 출력으로 내보내는 게이트 회로입니다. 입력 신호의 개수에 따라 2:1 Mux, 4:1 Mux, 8:1 Mux 등으로 구분됩니다. 이번 실습에서는 2:1 Mux와 4:1 Mux의 레이아웃 작성, netlist 작성 및 시뮬레이션을 수행하였습니다. 2. 2:1 Multiplexer 2:1 Multiplexer는 2개의 입력 단자(IN1, IN2)와 1개의 출력 단자(OUT), 그리고 선택 신호(SEL)로 구성됩니다. SEL이 0이면 IN1이 출력되고...2025.05.03
-
Tableau를 활용한 2021년 어린이 교통사고 통계 분석2025.11.171. Tableau 데이터 시각화 Tableau를 활용하여 2021년 12세 이하 어린이 교통사고 데이터를 시각화하는 방법을 다룬다. 도로교통공단의 지역별 교통사고 통계 데이터를 클리닝하여 불러오고, 사고건수, 경상자수, 중상자수, 사망자수 등의 측정값을 텍스트 마크, 사각형 박스, 지도, 차트, 트리맵 등 다양한 표현 방식으로 시각화하는 과정을 상세히 설명한다. 2. 어린이 교통사고 통계 분석 2021년 12세 이하 어린이 교통사고는 총 8,889건이 발생했으며, 경기도에서만 2,600여 건이 발생했다. 시도별, 시군구별 사고 건...2025.11.17
1 / 2
