총 57개
-
[예비보고서] 8.래치와 플립플롭2025.04.251. RS 래치 RS 래치는 Set과 Reset 입력을 가지고 있으며, CLK가 0일 때는 이전 출력이 유지되고 CLK가 1일 때는 입력에 따라 동작이 결정됩니다. R=1이면 Q(t+1)=1이 되어 Reset 상태가 되고, S=1이면 Q(t+1)=0이 되어 Set 상태가 됩니다. 또한 R=S=1은 정의되지 않으며, R=S=0은 CLK=0인 경우와 마찬가지로 이전 출력이 유지됩니다. 1. RS 래치 RS 래치는 디지털 회로에서 널리 사용되는 기본적인 메모리 소자입니다. 이 소자는 두 개의 상호 연결된 NOR 게이트로 구성되어 있으며,...2025.04.25
-
래치와 플립플롭 설계실습 예비보고서2025.12.181. RS 래치(RS Latch) 순차식 논리회로의 기본 소자인 RS 래치는 Set과 Reset 입력을 통해 출력 상태를 제어한다. (S,R)=(1,0)일 때 출력 Q는 1로 셋되고, (S,R)=(0,1)일 때 Q는 0으로 리셋된다. (S,R)=(0,0)일 때는 현재 상태를 유지하며, (S,R)=(1,1)은 금지된 입력으로 출력이 진동하거나 준안정상태가 되어 사용할 수 없다. 2. 플립플롭(Flip-Flop) 플립플롭은 래치를 기반으로 한 순차식 논리회로의 기본 소자로, 클록 신호에 의해 동작이 제어되는 메모리 소자이다. 여러 종류...2025.12.18
-
아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_결과보고서2025.01.211. 래치 이번 실습에서는 논리 gate(nand, inverter)를 사용해 래치와 플립플롭의 회로를 설계하였다. 입력의 변화에 민감한 래치의 특성을 확인할 수 있었다. 래치는 주로 메모리 회로의 데이터 저장에 사용된다. 2. 플립플롭 플립플롭은 클록과 함께 들어온 입력에 민감한 특성을 가지고 있다. 플립플롭은 CPU에 사용된다. 래치와 플립플롭은 디지털 회로에서 매우 중요한 역할을 담당하고 있고 다양한 곳에서 사용되므로 그 동작 원리를 이해하고 회로를 구성할 수 있는 능력을 키우는 것이 중요하다. 3. RS 래치 실험에서 구성한...2025.01.21
-
논리설계 및 실험 7: 래치와 플립플롭2025.12.101. 래치(Latch)와 플립플롭(Flip-Flop) 래치는 클럭 입력이 없는 기억소자로 SR-래치와 D-래치가 있으며, NOR 게이트나 NAND 게이트로 구성된다. 플립플롭은 클럭 입력을 가지는 기억소자로 클럭 입력에 반응하여 출력 상태를 변경한다. D-플립플롭, SR-플립플롭, JK-플립플롭, T-플립플롭 등이 있으며, 상승 에지 트리거와 하강 에지 트리거에 따라 동작이 달라진다. 2. 피드백(Feedback)과 순서회로 피드백은 게이트의 출력이 회로 내 다른 게이트의 입력으로 다시 연결되는 것을 의미한다. 순서회로(Sequen...2025.12.10
-
디지털회로실험: 기본논리함수와 RS래치2025.11.151. XOR 게이트 등가회로 74LS04, 74LS08, 74LS32 칩을 사용하여 XOR 게이트 등가회로를 구성하는 실험이다. XOR 게이트는 두 개의 입력이 서로 다를 때만 출력이 1이 되는 논리회로이며, 신호 1은 5V 전압, 신호 0은 접지를 의미한다. 오실로스코프로 출력값을 확인할 수 있으며, 신호 1일 때 그래프가 5V 위치로 평행이동한다. 게이트 칩의 데이터시트 확인과 GND, Vcc 연결이 중요하다. 2. RS 래치(RS-Latch) NAND 게이트로 구성한 RS 래치의 동작원리를 다루는 실험이다. R=1, S=0일 ...2025.11.15
-
아날로그 및 디지털 회로 설계 실습 (결과) - 래치와 플립플롭2025.01.291. RS 래치 PSPICE를 사용하여 RS 래치 회로를 구현하고 동작을 확인했습니다. Clk=1일 때 S, R 입력에 따라 Q, Q'의 출력이 변화하는 것을 관찰했고, Clk=0일 때는 이전 Clk=1 상태가 유지되는 것을 확인했습니다. 실험 결과는 이론적인 동작과 일치했습니다. 2. RS 플립플롭 RS 래치 회로에 TTL 7400, 7404 소자를 추가하여 RS 플립플롭을 구현하려 했습니다. 하지만 전체 회로를 연결했을 때는 정상 동작하지 않았습니다. 다만 RS 래치 부분과 그 이전 회로 부분은 각각 정상 동작했기 때문에 회로 ...2025.01.29
-
아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_예비보고서2025.01.211. 래치 래치는 순차식 논리회로의 기본 소자로, 다양한 종류의 래치가 있으며 각각의 기능과 동작 조건이 다르다. RS 래치의 진리표와 상태도를 분석하여 래치의 특성을 이해할 수 있다. 2. 플립플롭 플립플롭은 래치와 함께 순차식 논리회로의 기본 소자이다. 플립플롭의 종류와 동작 원리를 이해하고, 실습을 통해 플립플롭의 특성을 확인할 수 있다. 1. 래치 래치는 디지털 회로에서 중요한 역할을 합니다. 래치는 입력 신호를 저장하고 유지하는 기능을 수행하여 디지털 시스템의 안정성과 신뢰성을 높입니다. 래치는 메모리 소자, 카운터, 레지...2025.01.21
-
래치와 플립플롭 회로 설계실습 예비보고서2025.12.121. RS 래치(RS Latch) 순차식 논리회로의 기본 소자인 RS 래치는 Reset과 Set 입력을 가진 메모리 소자이다. CLK 신호가 0일 때는 직전 출력이 유지되고, CLK이 1일 때 입력신호에 의해 출력이 결정된다. R과 S가 모두 0이면 출력 유지, S=1이면 Q=1로 set, R=1이면 Q=0으로 reset된다. R과 S가 모두 1인 경우는 금지된 입력으로 불가능한 상태이다. 2. 플립플롭(Flip-Flop) 플립플롭은 순차식 논리회로의 기본 소자로서 래치의 여러 종류와 기능의 차이를 이해하는 것이 중요하다. 실험을 ...2025.12.12
-
아날로그및디지털회로설계실습 (예비)설계실습 8. 래치와 플립플롭 A+2025.01.291. RS 래치 RS 래치의 특성을 분석하였습니다. NAND RS 래치와 NOR RS 래치의 진리표를 나타내고, 이론적인 상태도를 그렸습니다. PSPICE를 활용하여 진리표의 결과를 확인하였습니다. 1. RS 래치 RS 래치는 디지털 회로에서 널리 사용되는 기본적인 메모리 소자입니다. 이 소자는 두 개의 NOR 게이트로 구성되어 있으며, 하나의 입력이 1일 때 다른 입력이 0이 되면 출력이 반전되는 특성을 가지고 있습니다. 이를 통해 상태를 저장하고 유지할 수 있습니다. RS 래치는 간단한 구조와 동작 원리로 인해 플립플롭, 카운터...2025.01.29
-
RS 래치 및 플립플롭 구현 및 동작 분석2025.12.141. RS 래치(RS Latch) RS 래치는 Set과 Reset 입력을 가진 기본적인 메모리 소자로, PSPICE 시뮬레이션과 실제 회로 구현을 통해 동작을 분석했다. CLK 신호가 HIGH일 때는 정상 동작하며 S, R 입력에 따라 출력이 변하지만, CLK가 LOW일 때는 입력 변화와 무관하게 출력이 유지된다. 실험 결과 구성된 래치는 LEVEL triggered 방식으로 동작하며, 금지된 입력(S=1, R=1)에서도 출력이 발생하는 특성을 확인했다. 2. RS 플립플롭(RS Flip-Flop) RS 플립플롭은 RS 래치에 클록...2025.12.14
1 / 6
