총 237개
-
전기회로설계실습 10. RLC 회로의 과도응답 및 정상상태응답2025.01.211. RLC 회로의 과도응답 RLC 회로의 과도응답을 이해하고 실험으로 확인한다. 공진주파수, 감쇠상수, 진동 주파수 등의 개념을 설명하고 측정 결과를 분석한다. 2. RLC 회로의 정상상태응답 RLC 회로의 정상상태응답을 이해하고 실험으로 확인한다. 임계 감쇠 조건, 저감쇠 상황에서의 저항 측정 등을 설명하고 측정 결과를 분석한다. 3. RLC 회로의 전압 파형 분석 RLC 회로에서 입력 전압 파형과 각 소자(저항, 인덕터, 캐패시터)의 전압 파형을 측정하고 분석한다. 각 소자의 최대 전압, 위상 차이 등을 확인한다. 4. 공진주...2025.01.21
-
기초회로실험 RC회로의 과도응답 및 정상상태응답 실험 결과보고서2025.04.291. RC 회로의 과도응답 RC 회로에서 과도응답을 수학적으로 도출하고 실험적으로 확인하였다. 시정수를 측정하고 다양한 RC 회로 구성에서 출력 파형을 관찰하였다. 시뮬레이션의 한계로 인해 정확한 측정에 어려움이 있었지만, 이론값과 유사한 결과를 확인할 수 있었다. 2. RC 회로의 정상상태응답 RC 회로에서 정상상태응답을 수학적으로 도출하고 실험적으로 확인하였다. 입력이 정현파일 때 출력 파형을 관찰하고 이론값과 비교하려 하였으나, 시뮬레이션의 한계로 인해 정확한 위상 지연 시간을 측정할 수 없었다. 따라서 이론값과의 오차를 구하...2025.04.29
-
[전기회로설계실습] 설계실습 10. RLC 회로의 과도응답 및 정상상태응답2025.05.131. RLC 회로의 과도응답 본 실험은 RLC 회로의 과도응답을 확인하는 것이 목적이다. 저감쇠, 임계감쇠, 과감쇠 특성을 관찰하고 각 경우의 저항값을 측정하였다. 저감쇠 응답에서 측정한 진동 주파수와 이론값을 비교하여 7.98%의 오차율을 보였다. 오차 원인으로는 측정 방법의 부정확성과 인덕터 값 측정의 어려움을 들 수 있다. 임계감쇠 응답에서는 40.07%의 큰 오차율을 보였는데, 이는 눈으로 관측하기 어려운 임계감쇠 특성 때문으로 판단된다. 과감쇠 응답에서는 측정값을 바탕으로 이론 조건을 만족함을 확인하였다. 2. RLC 회로...2025.05.13
-
[고려대학교 전기회로] 13단원 정리본2025.05.031. Laplace 변환을 이용한 회로 분석 Laplace 변환을 이용하여 회로 분석을 수행할 수 있습니다. 저항, 인덕터, 캐패시터 등 회로 요소의 s-domain 표현을 통해 회로 방정식을 세우고 해결할 수 있습니다. 또한 회로의 자연 응답, 계단 응답, 과도 응답 등을 분석할 수 있습니다. 2. 회로의 전달 함수 회로의 전달 함수는 입력 신호의 Laplace 변환과 출력 신호의 Laplace 변환의 비율로 정의됩니다. 전달 함수를 통해 회로의 주파수 응답 특성을 분석할 수 있으며, 부분 분수 전개를 이용하여 시간 영역 응답을 ...2025.05.03
-
전기회로설계실습 결과보고서82025.05.151. 인덕터의 특성 이번 실습을 통해 인덕터의 특성을 이해하고 RL회로의 과도응답을 이해할 수 있었습니다. 사각파 형태로 전압이 입력될 때 인덕터를 포함한 회로의 전압이 exponential 형태로 증가하고 감소한다는 것을 확인했습니다. 또한 시정수의 5배 이상의 주기를 가져야 인덕터가 완전히 충전, 방전된다는 것을 알게 되었습니다. 2. RL 회로의 과도응답 이번 실습에서는 RL 회로의 과도응답을 실험적으로 확인할 수 있었습니다. 사각파 입력에 대한 저항과 인덕터의 전압 파형을 측정하여 이론적인 예상과 비교할 수 있었습니다. 주기...2025.05.15
-
디지털집적회로 inverter 설계도 및 시뮬레이션 결과2025.04.281. CMOS 인버터 설계 CMOS 인버터는 다른 유형의 인버터에 비해 노이즈 마진이 넓고 전력 소비가 낮아 집적 회로 설계의 기반이 되고 있습니다. 이 프로젝트에서는 CMOS 인버터를 선택하여 설계하고 시뮬레이션을 수행했습니다. PMOS와 NMOS의 크기 비율을 변경하여 스위칭 임계 전압과 전파 지연 시간을 분석했습니다. 2. DC 분석 DC 분석에서는 스위칭 임계 전압(Vs)을 계산하고 PMOS/NMOS 크기 비율에 따른 변화를 확인했습니다. PMOS/NMOS 크기 비율이 1.4335일 때 Vs는 VDD/2보다 낮았고, 1일 때...2025.04.28
-
[전기회로설계실습] 설계 실습 11. 공진회로와 대역여파기 설계2025.05.131. RLC 회로의 과도응답 및 주파수응답 본 실험은 RLC 회로의 과도응답 및 정현파 입력시에 보이는 주파수응답을 확인하고 공진 주파수를 확인하는 과정에서 가변저항값에 따라 저감쇠, 임계감쇠, 과감쇠 특성을 살펴보고 인덕터와 커패시터의 최대전압을 구하며 공진주파수가 회로에서 어떤 의미를 지니는지 파악할 수 있다. 2. Bandpass 및 Bandstop 필터 설계 실험계획서에서 설계한 RLC직렬 bandpass filter (Q = 1, Q = 10)와 RLC병렬 bandstop filter를 구성하고 주파수 응답을 측정하여 공진...2025.05.13
-
[전기회로설계실습] 설계 실습 8. 인덕터 및 RL회로의 과도응답2025.05.131. RL회로 설계 및 과도응답 분석 본 실험은 주어진 시정수를 갖는 간단한 RL회로를 설계하고 이를 측정하여 과도응답을 확인하는데 의의가 있다. RL회로의 시정수는 인덕턴스값을 저항값으로 나누어 구할 수 있고, 인덕터 전압이 입력 전압의 0.368배가 될 때까지의 걸린 시간을 확인하는 것으로 실험적 측정이 가능하다. Oscilloscope에서는 1.05%의 적은 오차율로 성공적인 실험이 이루어졌고, 마찬가지로 시뮬레이션 결과 또한 0.5%의 적은 오차율로 성공적인 실험이 이루어졌다고 판단된다. 2. RL회로와 RC회로의 차이 분석...2025.05.13
-
전기회로설계실습 실습8 결과보고서2025.01.201. RL 회로의 과도응답 이 보고서는 RL 회로의 과도응답을 실험적으로 분석한 내용을 다루고 있습니다. 주요 내용은 RL 회로의 설계, 입력 사각파와 각 소자의 전압 파형 측정, 시정수 τ의 측정 및 이론값과의 비교, 입력 전압 크기 변화에 따른 저항 전압 파형 변화 등입니다. 실험 결과와 이론적 분석을 통해 RL 회로의 과도응답 특성을 이해할 수 있습니다. 2. 인덕터의 특성 이 보고서에서는 인덕터의 중요한 특성인 DC 성분의 전압 통과 능력에 대해 설명하고 있습니다. 인덕터에 인가되는 사각파 입력 전압에서 DC 성분은 인덕터가...2025.01.20
-
[전기회로설계실습] 설계 실습 7. RC회로의 시정수 측정회로 및 방법설계2025.05.131. RC회로의 시정수 측정 본 실험은 간단한 RC회로에서 시정수를 측정하는 방법 및 과도응답을 익히는데 의의가 있다. DMM의 내부저항을 측정하기 위해 저항과 DMM을 직렬 연결하여 전압의 분배법칙을 통해 값을 구해냈다. RC회로의 시정수는 저항과 커패시터값의 곱으로 구할 수 있고, 충전될 때는 입력 전압의 저항에 걸리는 전압이 0.368배가 될 때까지 걸리는 시간을 측정하고, 방전될 때는 입력 전압의 -0.368배가 될 때까지 걸리는 시간을 측정하였다. Function generator, 저항, 커패시터, Function gen...2025.05.13
1 / 24
