총 50개
-
고려대학교 디지털시스템실험 A+ 5주차 결과보고서2025.05.101. Binary to 7-SEGMENT 이번 실험을 통해 7-segment의 8자리가 어떻게 동시에 보여지는지 알 수 있었습니다. Binary to 7-segment를 구현할 때에 저번 시간에 만들었던 binary to BCD를 사용하였고, 이렇게 만든 Binary to 7-segment 함수를 이용해 7-segment 계산기를 만들 수 있었습니다. 이 과정에서 간단한 동작을 하는 함수 하나를 만드는 데에도 그 안에 많은 함수가 쓰인다는 것을 알 수 있었습니다. 2. Adder/Subtractor와 연결한 7-SEGMENT 만들기...2025.05.10
-
[A+] 중앙대학교 전기회로 설계실습 결과보고서 10. RLC 회로의 과도응답 및 정상상태응답2025.04.291. RLC 회로의 과도응답 및 정상상태응답 이 실험은 RLC 회로에서 저항 값의 변화에 따른 과도응답과 정상상태응답을 확인하는 것입니다. 저감쇠, 임계감쇠, 과감쇠 특성을 보이는 회로를 구성하고 각 소자에 걸리는 전압의 파형과 크기, 위상차를 측정하였습니다. 실험 결과 분석을 통해 이론값과의 오차 원인을 파악하고, 공진주파수 측정 등 RLC 회로의 특성을 확인할 수 있었습니다. 1. RLC 회로의 과도응답 및 정상상태응답 RLC 회로는 저항(R), 인덕터(L), 캐패시터(C)로 구성된 전기 회로로, 과도응답과 정상상태응답 특성을 ...2025.04.29
-
등가 전원 정리_예비레포트2025.01.091. 테브난의 정리 테브난의 정리는 복잡한 회로를 하나의 전압원과 저항으로 표현할 수 있게 해주는 기술입니다. 이를 통해 회로 분석을 단순화할 수 있습니다. 테브난의 등가 전압과 등가 저항을 구하는 방법을 설명하고, 실험을 통해 이를 확인할 수 있습니다. 2. 노튼의 정리 노튼의 정리는 복잡한 회로를 하나의 전류원과 저항으로 표현할 수 있게 해줍니다. 노튼의 등가 전류와 등가 저항을 구하는 방법을 설명하고, 실험을 통해 이를 확인할 수 있습니다. 3. 전원의 내부 저항 실제 전원은 이상적인 전원과 달리 내부 저항이 존재하여 부하에 ...2025.01.09
-
전기전자공학실험-A급 및 B급 전력 증폭기2025.04.301. A급 증폭기 A급 증폭기는 정해진 작동 영역 내에서 교류 파형 전체를 증폭해야 하므로 효율이 30%이하이다. 입력신호가 증가하면, 입력전력은 변함없고, 출력전력은 증가한다. A급 증폭기는 인가된 신호와 무관하게 전압원으로부터 동일한 전력을 끌어 쓴다. 입력전력은 다음 식으로부터 계산된다. 증폭기가 공급하는 신호전력은 다음 식으로 계산 할 수 있으며, 증폭기의 효율은 이다. 전력 효율이 낮은 이유는 입력전류에 무관하게 A급 증폭기는 항상 가 항상 흐르므로 전력소비가 커 효율이 떨어지게 된다. 출력신호가 주기의 360º 전체에 걸...2025.04.30
-
전기전자공학 저항기 색코드와 저항값 측정 레포트2025.05.041. 아날로그 VOM 사용 아날로그 테스트기의 저항 눈금은 저항값과 반비례 관계로 존재하기 때문에 0의 근처에서는 눈금 1개의 폭이 넓고, 무한대 근처에서는 비교적 폭이 촘촘하다. 눈금이 0에서 멀어질수록 정밀도가 낮으며, 눈금이 0에 가깝게 읽을수록 정밀도가 높아 정확한 값을 얻을 수 있다. 따라서 저항계의 눈금을 0 근처에서 읽은 값이 무한대 근처에서 읽은 값보다 오차율이 적기 때문에 더 신뢰성이 있다고 할 수 있다. 2. 단락 회로와 유사한 효과 단락 회로란 회로 소자를 통하여 흐르는 전류에 관계없이 소자 양단의 전압값이 항상...2025.05.04
-
전기전자개론 실험보고서 직병렬회로 설계 및 휘스톤브릿지2025.05.041. 직렬저항 회로 직렬회로에서 전류 흐름 경로는 하나로 각 저항에 흐르는 전류는 같다. 합성저항은 RT = R1 + R2 + ... + RN이다. 키르히호프의 전압법칙을 이용하여 미지의 전압과 저항을 구할 수 있다. 2. 병렬저항 회로 병렬회로에서 각 저항에 걸리는 전압은 같고 전체전류는 각 저항에 흐르는 전류의 합과 같다. 합성저항은 1/Req = 1/R1 + 1/R2 + ... + 1/RN이다. 키르히호프의 전류법칙을 이용하여 분기점에서 전류의 합을 구할 수 있다. 3. 직병렬 회로 해석 직병렬회로는 직렬회로와 병렬회로의 조합...2025.05.04
-
전기전자공학실험-공통 베이스 및 이미터 폴로어2025.04.301. 공통 베이스 트랜지스터 증폭기 공통 베이스 트랜지스터 증폭기는 주로 고주파 응용에 사용되며, 작은 입력 임피던스와 중간 정도의 출력 임피던스를 가지고 전압 이득을 크게 할 수 있다. 전압 이득은 RC/re로 주어진다. 입력 임피던스는 re, 출력 임피던스는 RC이다. 2. 이미터 폴로어 트랜지스터 증폭기 이미터 폴로어 트랜지스터 증폭기는 입력 임피던스가 높고 출력 임피던스가 낮다. 전압 이득은 1보다 낮지만 전류 이득과 전력 이득은 높다. 입력 신호와 출력 신호의 위상이 같으므로 위상 반전이 일어나지 않는다. 3. 공통 베이스...2025.04.30
-
전기전자공학실험-공통 소스 트랜지스터 증폭기2025.04.301. 공통 소스 증폭기(Common Source Amplifier) 소스(Source)부분이 접지되어 입력전압과 출력전압의 기준이 되어 공통 소스 증폭기라고 불리며, 입력은 Gate, 출력은 Drain에 연결되어있다. BJT 공통 이미터 증폭기와 유사한데 게이트 방면을 통하여 들여다보는 쪽은 역방향 바이어스가 걸린 접합면이므로 입력 임피던스가 매우 크고 그로 인하여 높은 전류이득과 BJT에 비해 떨어지는 편이지만 전압이득 모두 가질 수 있다. JFET은 입력신호원의 출력 임피던스가 높은 경우에 높은 전류 이득을 얻기 위한 회로에 사...2025.04.30
-
전기전자공학실험-공통 이미터 증폭기 설계2025.04.301. 공통 이미터 증폭기 설계 공통 이미터 증폭기 회로는 높은 전류이득을 가지며, 입력을 베이스로 인가하여 출력을 컬렉터에서 얻습니다. 출력저항 RL이 증가하면 증폭도가 증가하여 진폭도 증가합니다. 공통 이미터 증폭기 설계 시 트랜지스터의 정규 규격을 파악하고, VCC, 전압이득, 입력임피던스, 부하저항의 최소값과 출력임피던스, 교류출력전압스윙의 최대값을 정합니다. 또한 커플링/바이패스 커패시터 선정, VE 설정, Rc 값 계산, 전압 이득 확인, 입력 임피던스와 출력 임피던스 확인 등의 과정을 거칩니다. 2. 공통 이미터 증폭기 ...2025.04.30
-
중앙대 전기회로설계실습 10. RLC회로의 과도응답 및 정상상태응답2025.01.171. RLC 회로 RLC 회로는 저항(R), 인덕터(L), 커패시터(C)로 구성된 전기 회로입니다. 이 실습에서는 RLC 회로의 과도 응답과 정상 상태 응답을 이해하고 실험으로 확인하는 것이 목적입니다. 과도 응답은 회로에 입력이 가해졌을 때 일시적으로 나타나는 응답을 말하며, 정상 상태 응답은 입력이 지속되었을 때 안정화된 응답을 말합니다. 이를 통해 RLC 회로의 동작 특성을 이해할 수 있습니다. 1. RLC 회로 RLC 회로는 저항(R), 인덕터(L), 캐패시터(C)로 구성된 전기 회로입니다. 이 회로는 전기 신호의 주파수 특...2025.01.17
1 / 5
