전자공학실험 21장 차동 증폭기 심화 실험 A+ 결과보고서

문서 내 토픽

1. 차동 증폭기

이 실험에서는 능동 부하를 사용한 차동 증폭기(differential amplifier)를 구성하여, 전압 이득과 CMRR을 측정하고자 한다. 실험 절차를 통해 차동 증폭기의 설계 및 동작 원리, 공통 모드 전압 이득, 차동 모드 전압 이득, 공통 모드 제거비(CMRR) 등을 확인하였다. 실험 결과 분석을 통해 MOSFET의 mismatch로 인한 영향, 공통 모드 제거비 향상 방안 등을 고찰하였다.
2. 능동 부하

트랜지스터를 이용한 능동 부하의 경우 저항 부하에 비해 공정에 대한 변화량이 적고, 정확한 저항을 위한 추가 비용이 들지 않는다는 장점이 있다. 이 실험에서는 능동 부하를 사용한 차동 증폭기를 구성하여 특성을 측정하였다.
3. 공통 모드 전압 이득

실험 절차를 통해 공통 모드 전압 이득을 측정하였다. 이론적으로는 공통 모드 전압 이득 Acm=0[V/V]가 되어 공통 모드 제거비 CMRR=|Ad/Acm|=∞가 되어야 하지만, MOSFET의 mismatch로 인해 Acm이 0이 아닌 값이 나와 CMRR이 이론값보다 작게 나왔다.
4. 차동 모드 전압 이득

실험 절차를 통해 차동 모드 전압 이득을 측정하였다. 2kHz 이후로부터 차동 모드 출력 전압의 크기가 일정하게 나왔고, 주파수에 따른 차동 이득 그래프도 이를 반영하여 나왔다.
5. 공통 모드 제거비(CMRR)

실험 결과와 이론값의 차이가 발생한 원인은 MOSFET의 mismatch로 인한 공통 모드 전압 이득 Acm의 발생 때문이다. MOSFET의 mismatch를 줄이고 차동 모드 전압 이득 Ad를 증가시키면 CMRR을 향상시킬 수 있다.

Easy AI와 토픽 톺아보기

1. 차동 증폭기

차동 증폭기는 두 개의 입력 신호 간의 차이를 증폭하는 회로입니다. 이는 공통 모드 신호를 제거하고 원하는 차동 신호만을 증폭할 수 있어 널리 사용됩니다. 차동 증폭기는 연산 증폭기, 계측 증폭기, 차동 수신기 등 다양한 응용 분야에서 활용됩니다. 차동 증폭기의 주요 특성으로는 높은 입력 임피던스, 낮은 출력 임피던스, 높은 공통 모드 제거비(CMRR) 등이 있습니다. 이러한 특성을 통해 노이즈 억제, 신호 증폭, 신호 분리 등의 기능을 수행할 수 있습니다. 차동 증폭기는 아날로그 회로 설계에서 매우 중요한 회로 요소이며, 정밀한 측정 및 제어 시스템에 널리 활용되고 있습니다.
2. 능동 부하

능동 부하는 전류 소스나 전압 소스와 같은 능동 소자를 사용하여 부하 역할을 하는 회로입니다. 이는 수동 부하에 비해 높은 출력 임피던스와 낮은 출력 저항을 제공할 수 있어 증폭기 설계에 유용합니다. 능동 부하는 전류 거울, 차동 증폭기, 차동 페어 등 다양한 회로에 적용되며, 이를 통해 높은 이득, 낮은 노이즈, 우수한 선형성 등의 특성을 얻을 수 있습니다. 또한 능동 부하는 전압 증폭기와 전류 증폭기를 결합하여 고성능 증폭기를 구현하는 데 활용됩니다. 능동 부하는 아날로그 회로 설계에서 매우 중요한 기술이며, 다양한 응용 분야에서 활용되고 있습니다.
3. 공통 모드 전압 이득

공통 모드 전압 이득은 차동 증폭기의 중요한 특성 중 하나입니다. 공통 모드 전압 이득은 두 입력 단자에 동일한 전압이 인가될 때 출력 단자에 나타나는 전압 변화를 나타냅니다. 이상적인 차동 증폭기의 경우 공통 모드 전압 이득은 0이어야 하지만, 실제로는 완벽하지 않기 때문에 일정 수준의 공통 모드 전압 이득이 존재합니다. 공통 모드 전압 이득이 크면 노이즈나 전원 변동 등의 공통 모드 신호가 증폭되어 출력에 나타날 수 있습니다. 따라서 차동 증폭기 설계 시 공통 모드 전압 이득을 최소화하는 것이 중요합니다. 이를 위해 대칭적인 회로 구조, 정밀한 소자 매칭, 피드백 회로 등의 기술이 활용됩니다.
4. 차동 모드 전압 이득

차동 모드 전압 이득은 차동 증폭기의 또 다른 중요한 특성입니다. 차동 모드 전압 이득은 두 입력 단자 간의 전압 차이가 출력 단자에 나타나는 전압 변화로 정의됩니다. 이상적인 차동 증폭기의 경우 차동 모드 전압 이득은 매우 크지만, 실제로는 완벽하지 않기 때문에 일정 수준의 차동 모드 전압 이득이 존재합니다. 차동 모드 전압 이득이 크면 입력 신호가 효과적으로 증폭되어 출력에 나타나지만, 너무 크면 포화나 왜곡이 발생할 수 있습니다. 따라서 차동 증폭기 설계 시 적절한 차동 모드 전압 이득을 선택하는 것이 중요합니다. 이를 위해 피드백 회로, 바이어스 전류 조절, 소자 선택 등의 기술이 활용됩니다.
5. 공통 모드 제거비(CMRR)

공통 모드 제거비(CMRR)는 차동 증폭기의 중요한 성능 지표 중 하나입니다. CMRR은 차동 모드 전압 이득과 공통 모드 전압 이득의 비율로 정의되며, 이는 차동 증폭기가 공통 모드 신호를 얼마나 효과적으로 제거할 수 있는지를 나타냅니다. 이상적인 차동 증폭기의 경우 CMRR은 무한대이지만, 실제로는 완벽하지 않기 때문에 일정 수준의 CMRR이 존재합니다. CMRR이 높을수록 공통 모드 신호의 영향을 더 잘 제거할 수 있어 정밀한 측정 및 제어 시스템에 유용합니다. CMRR을 높이기 위해서는 대칭적인 회로 구조, 정밀한 소자 매칭, 피드백 회로 등의 기술이 활용됩니다. 따라서 CMRR은 차동 증폭기 설계에서 매우 중요한 고려 사항 중 하나입니다.