아날로그 및 디지털 회로 설계 실습 결과보고서8 래치와 플립플롭

본 내용은 " 아날로그 및 디지털 회로 설계 실습 결과보고서8 래치와 플립플롭 " 의 원문 자료에서 일부 인용된 것입니다. 2023.09.07

문서 내 토픽

• 1. RS 래치 구현 및 동작

  PSPICE를 활용하여 RS 래치 회로를 구현하고 동작을 확인하였다. 입력 파형을 사각파로 주었고, S는 0과 1이 10us 주기로 반복되는 파형, R은 1과 0이 10us 주기로 입력되는 파형이었다. clk 신호는 40us까지 1을 유지하다가 이후 0이 되는 신호를 입력하였다. 출력 파형은 S의 파형을 따라가다가 40us 이후 40us 시점의 값인 1로 유지하는 것을 PSPICE를 통해 확인하였고, 실제 실험에서도 동일한 결과를 얻었다.

• 2. Bread Board를 활용한 SR 래치 구현 및 동작

  TTL 7400을 사용하여 그림 8-1의 SR 래치 회로를 구성하고, 입력값을 변경하면서 출력 Q와 Q bar의 변화를 관찰하였다. S=0, R=1일 때 Q=0, S=0, R=0일 때 이전 출력값 유지, S=1, R=0일 때 Q=1, S=0, R=0일 때 이전 출력값 유지 등 진리표와 일치하는 결과를 확인하였다. 또한 clk 신호가 변화해도 이전 출력값이 유지되는 것을 확인하였고, 전원 제거 후 재인가해도 동일한 동작을 하는 것을 확인하였다.

• 3. SR 플립플롭 구현 및 동작

  TTL 7400과 7404를 사용하여 그림 8-2의 SR 플립플롭 회로를 구성하였다. S, R 입력을 변경하고 clk 신호를 0에서 1로 변화시켰을 때만 출력 Q가 변화하는 것을 확인하였다. 따라서 이 플립플롭은 positive edge-triggered 회로임을 알 수 있었다. 또한 clk 신호 변화 없이 S, R 입력만 변경해도 출력이 변화하지 않는 것을 확인하여 정의된 대로 동작함을 검증하였다.

Easy AI와 토픽 톺아보기

• 1. RS 래치 구현 및 동작

  RS 래치는 기본적인 플립플롭 회로로, 두 개의 NOR 게이트로 구성되어 있습니다. R(Reset) 입력이 활성화되면 출력 Q는 0이 되고, S(Set) 입력이 활성화되면 출력 Q는 1이 됩니다. 이러한 동작 원리를 이해하고 실제로 구현해보는 것은 디지털 논리 회로 설계의 기초를 다지는 데 매우 중요합니다. RS 래치의 구현과 동작을 이해하면 더 복잡한 플립플롭 회로를 이해하는 데 도움이 될 것입니다.

• 2. Bread Board를 활용한 SR 래치 구현 및 동작

  Bread Board는 전자 회로 구현을 위한 매우 유용한 도구입니다. SR 래치를 Bread Board에 구현하면 실제 회로의 동작을 직접 확인할 수 있습니다. 이를 통해 SR 래치의 동작 원리를 보다 깊이 있게 이해할 수 있습니다. Bread Board를 활용하여 SR 래치를 구현하고 그 동작을 관찰하는 것은 디지털 논리 회로 설계 능력을 향상시키는 데 도움이 될 것입니다.

• 3. SR 플립플롭 구현 및 동작

  SR 플립플롭은 RS 래치를 기반으로 하는 기본적인 플립플롭 회로입니다. SR 플립플롭은 Set, Reset 입력과 함께 Clock 입력을 가지고 있어, 동기화된 동작이 가능합니다. SR 플립플롭의 구현과 동작을 이해하는 것은 더 복잡한 순차 논리 회로를 설계하는 데 필수적입니다. 실제로 SR 플립플롭을 구현해보고 그 동작을 관찰하면 디지털 논리 회로에 대한 깊이 있는 이해를 얻을 수 있을 것입니다.