본문내용
1. 기본 플립플롭들의 회로도 및 진리표, 여기표
1.1. RS 플립플롭
RS 플립플롭은 Set과 Reset 상태의 논리상태를 갖는다. 출력은 정상출력과 보수출력으로 나타낸다. RS 플립플롭의 진리표에 따르면, R=0, S=0인 경우 현재 상태 Q_n이 그대로 유지된다. R=0, S=1인 경우 출력은 0이 되고, R=1, S=0인 경우 출력은 1이 된다. 만약 R=1, S=1인 경우 출력 상태가 불확정적이 되므로 이 상황은 사용하지 않는다. RS 플립플롭의 여기표에 따르면, 현재 상태 Q_t가 0일 때 다음 상태 Q_t+1을 0으로 만들기 위해서는 R=0, S=x(Don't Care)를 입력하면 된다. 현재 상태 Q_t가 0일 때 다음 상태 Q_t+1을 1로 만들기 위해서는 R=0, S=1을 입력해야 한다. 현재 상태 Q_t가 1일 때 다음 상태 Q_t+1을 0으로 만들기 위해서는 R=1, S=0을 입력해야 하며, 현재 상태 Q_t가 1일 때 다음 상태 Q_t+1을 1로 만들기 위해서는 R=x(Don't Care), S=0을 입력하면 된다. 이처럼 RS 플립플롭의 여기표를 통해 현재 상태와 입력에 따른 다음 상태를 쉽게 파악할 수 있다.
1.2. D 플립플롭
D 플립플롭은 클럭 펄스가 인가될 때 입력 D에 인가되는 신호를 출력에 그대로 나타내는 작용을 한다. 즉, 입력 D의 논리상태가 클럭 펄스와 함께 출력 Q로 전달되어 저장된다. D 플립플롭의 회로도는 클럭 입력 C와 데이터 입력 D로 구성되며, 출력은 Q와 /Q가 있다. D 플립플롭의 진리표를 보면, 클럭 C가 '1'일 때 출력 Q가 입력 D와 동일한 상태로 저장되며, C가 '0'일 때는 이전 상태 Q가 유지된다. 또한 D 플립플롭의 여기표에서는 현재 상태 Q(t)와 다음 상태 Q(t+1)의 관계가 직접적으로 D 값과 동일함을 알 수 있다. 이렇듯 D 플립플롭은 간단한 구조와 동작 원리로 인해 데이터 저장 및 전송 등 다양한 디지털 시스템에 폭넓게 활용된다.
1.3. JK 플립플롭
JK 플립플롭은 RS 플립플롭을 보완한 플립플롭으로, R과 S의 상태가 모두 1인 경우에도 허용이 되는 특징을 가지고 있다. JK 플립플롭의 회로도는 [Fig. 3]과 같으며, 진리표와 여기표는 각각 [Table. 5]와 [Table. 6]과 같다.
진리표에서 알 수 있듯이, J와 K 입력이 0일 때 출력은 현재 상태를 유지하며, J가 1이고 K가 0일 때 출력은 1로 변경된다. 반대로 J가 0이고 K가 1일 때 출력은 0으로 변경된다. 마지막으로 J와 K 입력이 모두 1일 때는 출력이 반전된다.
여기표를 보면, 현재 상태가 0일 때 다음 상태를 0으로 만들기 위해서는 J와 K 입력에 0을 인가하거나 K에 1을 인가하면 된다. 현재 상태가 0일 때 다음 상태를 1로 만들기 위해서는 J에 1을...
