"verilog code 시스템"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

mu0 시스템 설계서 디지털시스템설계 전전설2 디지털시스템실험 vivado

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog code 시스템" 검색결과 1-20 / 183건

인하대학교 디지털시스템설계 (verilog) 2 out of 5 code BCD 설계

-of-5 코드에 대해 알아보았다. 모든 수에 대해 1은 2개 0은 3개이다. 그리고 10진수가 1증가할 때마다 변하는 패턴이 있다. 1부터 시작하여 1씩 증가할 때마다 1 ... 1이 2-out-of-5 코드에 대한 회로인줄 알았으나 그런 의미가 아님을 깨달았다. 단순히 메모리에 2-out-of-5 코드내용(case구문의 내용)을 기록한다는 의미이다.

리포트 | 8페이지 | 1,200원 | 등록일 2017.01.06

다운로드 장바구니
판매자 표지

BCD code, 세븐 세그먼트에 대한 이론 및 회로

1. 실험 제목BCD code, 세븐 세그먼트에 대한 이론 및 회로2. 실험 장비 및 부품Digilent Nexys4 FPGA BoardVivado Design Suite ... 형이다.4. Simulation 결과6. 참고 문헌(1) verilog를 이용한 디지털 시스템 설계(Charle Roth, Lizy Kurian John, Byeong Kil LEE ... 저)(2) Verilog HDL 디지털 설계와 합성의 길잡이(sam ir Palnitkar 저)(3) Verilog HDL을 이용한 디지털 시스템 설계 및 실습(신경욱 저)

리포트 | 5페이지 | 2,500원 | 등록일 2023.06.22

다운로드 장바구니
충북대 디지털시스템설계 결과보고서2

디지털시스템설계 실습 결과보고서학번이름1. 실험 제목4-bit Multiplier Design2. 실험목표(1) 4-bit Multiplier design을 coding한다.(2 ... 에서는 q가 1000이기 때문에 출력 p는0110 TIMES 1000=00110000이다.5. 비고 및 고찰이번 실험은 4-bit Multiplier를 verilog code를 통해 ... 었다. 이번 실험을 통해 verilog 코드로 multiplier의 기능을 구현하는 법을 배웠는데 지난번 adder보다 동작원리가 좀 더 복잡했던 것 같다. 또한 아직 프로그램 사용

리포트 | 3페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
디시설, 디지털시스템설계 이론과제 8주차 인하대

(waveform) is correct. Attach Verilog HDL code and simulation result (waveform) from Vivado tool.그림 ... HW8ProblemVerilog HDL code using behavioral model and test bench to verify whether the module ... behaves correctly.그림1 : module code그림2 : testbench그림2 : 이어지는 test benchShow and explain if timing diagram

리포트 | 4페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
시립대_전전설2_Velilog_예비리포트_7주차

) 시뮬레이션3) 직렬 입력 / 병렬 출력 BCD to Excess-3 code converter(1) 회로 코드, 핀 설정, 테스트 벤치Excess라는 Output을 wire로 연결해준 ... Serial (직렬) 로 표현되는 식을 만드는 것이다.(4) Serial I/O code converter(5) 74LS193A counter< 74LS193의 Datasheet ... Verilog HDL 실습 7주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11 | 수정일 2022.04.21

다운로드 장바구니
시립대 전전설2 Velilog 예비리포트 7주차

코드 분석(2) 핀 설정5. Mealy Machine for the Serial I/O code converter6.74LS193A counter참고 문헌전전설 교안 ... ynchrounous reset(5) Mealy Machine for the Serial I/O code converter(6) 74LS193A counter참고 문헌실험 목적이번 실험 ... 에는 Input과 Output이 모두 Serial (직렬) 로 표현되는 식을 만드는 것이다.(4) Serial I/O code converter(5) 74LS193A counter

리포트 | 17페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
Verilog HDL을 이용한 Mu0 프로세서 구현 프로젝트 (코드, ModelSim결과 포함)

디지털시스템설계Mu0 Processor 프로젝트Introduction본 프로젝트는 Verilog-HDL언어를 이용하여 간단한 프로세서의 형태인 MU0 processor를 설계 ... 하고, 16bit-memory를 설계하여 특정한 task를 수행할 수 있도록 하는 것이 목표이다.또한 assembly 명령어들을 검증하는 code를 ModelSim을 이용 ... pc := loop115STPstop위 코드를 테스트하기위해 Verilog의 테스트벤치로 옮긴 결과는 아래와 같다.위 사진은, 위에 표의 명령어 코드를 assembly로 작성

리포트 | 16페이지 | 8,200원 | 등록일 2021.01.03

다운로드 장바구니
판매자 표지

시프트 레지스터 카운터_예비레포트

) Verilog HDLIEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용 ... 되었다는 것 등의 일반적인 프로그램과의 다른 점도 존재한다. [1]2) Module베릴로그(Verilog) module은 베릴로그 HDL에서 가장 기본적인 기술 단위이다. 다른 프로그래밍 ... 언어에서의 함수와 마찬가지로, 베릴로그 module은 하나의 프로그램 내에서 사용되고 재사용될 수 있는 코드 조각이다. 베릴로그 module은 module 키워드를 사용하여 선언

리포트 | 7페이지 | 1,500원 | 등록일 2025.09.17

다운로드 장바구니
업다운 카운터 verilog 설계

알아본다.실습 내용실습결과Verilog설계-BCD 동기식 카운터의 상태도- BCD 가산기의 Verilog 코드 기술counter.vtb_counter.vmodule counter(clk

리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
크기비교기 verilog 설계

와 b는 서로 상대적인 크기를 결정하여 a>b, a=b, a

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
클럭분주회로설계 verilog 설계

에 의해 상태가 천이되도록 클럭 분주회로를 설계함으로써 순차논리회로를 설계하는 절차를 배운다.실습 내용실습결과Verilog, VHLD설계1. 클럭 분주회로를 verilog로 설계 ... 한 코드ClockDivider.vtb_ClockDivider.vmodule ClockDivider(clk,rst);input clk, rst;reg[18:0] count;reg s

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
패리티체크 verilog 설계

’의 개수를 카운트하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용되는 패리티 비트에 대해 알아본다.실습 내용실습결과Verilog, VHLD설계1. 홀수 ... 패리티 비트가 포함된 8비트를 입력받아 오류가 없으면 ‘0’을 출력하고, 오류가 발생하면 ‘1’을 출력하는 패리티 검사기를 Verilog로 설계하라.ParityCheck.vtb

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
병렬-직렬 변환회로 verilog 설계

을 통해 시프트 레지스터의 동작과 이를 응용한 설계에 대해 알아본다.실습 내용실습결과Verilog, VHLD설계1. 병렬-직렬 변환회로를verilog로 설계한 코드spConverter

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
순차검출기와 32x8 sram verilog 설계

을 가진 순차회로를 설계함으로써 순차논리회로의 설계 과정을 깊이 이해한다.Verilog설계- 순차 검출기의 상태도- Verilog 코드 기술SD.vmodule SD(stepCLK

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
7세그먼트FND디코더 verilog 설계

11101001111F11111000111Verilog 코드module Fnd3(clk100Hz, bcd,fnda, fndb, fndc, fndd, fnde, fndf, fndg);input

리포트 | 4페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
우선순위 인코더 verilog 설계

+d6+d5’d4’d3+d5’d4’d2a0 = d7+d6’d5+d6’d4’d3+d6’d4’d2’d1Verilog 설계1.우선순위 인코더를Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.

리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
BCD가산기 verilog 설계

한다.실습 내용실습결과Verilog설계- BCD 가산기의 Verilog 코드 기술BCD_ADDERtb_BCD_ADDERmodule BCD_ADDER(A,B,C,RESULT ... 제목BCD 가산기 설계실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
충북대 디지털시스템설계 결과보고서1

-flow modeling에 대해서 배울 수 있었으며 simulation을 위한 Test bench에 대해서도 알아볼 수 있었다. 또한 코드를 작성하면서 verilog의 문법 ... 디지털시스템설계 실습 결과보고서학번이름1. 실험 제목1-bit Full Adder Design2. 실험목표(1) Structural modeling과 Data-flow ... 연산한 후 OR 연산한 값을 대입한다. 이러한 동작들은 always 문을 통해 A, B, Ci의 값에 변화가 발생할 때마다 반복적으로 동작하게 한다.Test bench 코드구동

리포트 | 3페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
전감산기 verilog 설계

를 나타내라.Verilog, VHLD설계1.전감산기를 Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.시뮬레이션 및 실행 ... 한 결과와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... ~else(Verilog) 또는 if~then~elsif~end if(VHDL) 형식을 배울 수 있다.실습 내용실습결과논리식1. 전감산기 연산은 다음 식과 같다. 이 식은 Xi에서 Yi

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
4비트 CLA 가산기 verilog 설계

들을 이용해 구조적으로 모델링하는 설계 방법을 익힌다.실습 내용실습결과Verilog, VHLD설계1. Carry look ahead 가산기를 verilog로 설계한 코드CLA_4bit

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기