"array multiplier"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

array multiplier 컴퓨터 구조 FPGA booth multiplier 분광광도계 구조 ox 16진수

EasyAI “array multiplier” 관련 자료

+[자연과학] 포트란 (Fortran)..등록일 2020.08.08 | 총 17,101자 | 82페이지 | 2,000원
+서강대학교 디지털회로설계 과제 Ful..등록일 2020.08.12 | 총 4,435자 | 6페이지 | 1,000원

외 19건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"array multiplier" 검색결과 1-20 / 72건

병렬배열구조를 사용한 비동기 곱셈기 (Asynchronous Multiplier with Parallel Array Structure)

대한전자공학회 朴贊鎬, 이동익, 최병수

논문 | 8페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28

다운로드
유한체 GF(2m)상의 셀 배열 병렬 승산기의 설계 (A Design of Cellular Array Parallel Multiplier on Finite Fields GF(2m))

의 규칙성, 간단성, 배열의 모듈성과 병렬 동작의 특징을 가지며, 특히 차수이 매우 큰 유한체상의 두 다항식의 승산에서 확장성을 갖는다. A cellular array parallel ... multiplier with parallel-inputs and parallel-outputs for performing the multiplication of two ... polynomials in the finite fields GF(2 m) is presented in this paper. The presented cellular array

논문 | 10페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
Array multiplier

1.Full adder 코드module fa (a,b,c, cout, sum);input a, b,c;output cout, sum;assign cout = a&b | a&c | b&c;assign sum = a^b^c;endmodule fa y0(.a(p[0]), ..

리포트 | 3페이지 | 1,500원 | 등록일 2015.12.07 | 수정일 2015.12.10

다운로드 장바구니
곱셈기(array_multiplier)

리포트 | 2,000원 | 등록일 2015.12.07 | 수정일 2015.12.10

다운로드 장바구니
[Flowrian] Braun Array Multiplier 회로의 Verilog 설계 및 시뮬레이션 검증

본 설계는 총 2개의 모듈로 구성된다. 최하위 모듈은 레지스터 전송수준 (RTL, Register Transfer Level)에서 설계되었고, 상위 모듈들은 하위 모듈들의 조합으로 구조수준에서 설계되었다.전가산기 : RT 수준 Verilog 설계 및 시뮬레이션 검증4x..

리포트 | 14페이지 | 1,500원 | 등록일 2011.10.01

다운로드 장바구니
array multiplier 8 bit verilog code

`timescale 1 ns / 10 ps module array_mult8 (clk, rst, a, b, out); input clk; input rst

리포트 | 1,000원 | 등록일 2007.08.02

다운로드 장바구니
이차항과 라그랑주 방법을 이용한 도래 방향 추정 적응 빔형성 갱신 가중치에 대한 연구 (A Study on Direction of Arrival Estimation Adaptive Beamforming Renewal Weight Value using Quadratic Form and Lagrange Multipliers Method)

antenna array and direction of arrival(DoA) algorithms in order to correctly estimate the desired signal ... angle. The adaptive antenna array is used for receiving the desired signal in a specific angle and ... technique for linear array antenna. Weight values in a adaptive beamformer system depends the maximum

논문 | 7페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
유한체상의 낮은 복잡도를 갖는 비트-병렬 시스톨릭 다항식 곱셈기 (Low Complexity Bit-Parallel Systolic Polynomial Basis Multiplier over Finite Fields GF(2m))

multiplier affect the performance of cryptosystems. In this paper, we consider a low complexity bit ... -parallel semi-systolic multiplier to facilitate more efficient parallel computation by dividing ... omputation architecture. The proposed multiplier consists of an most significant bit (MSB)-first

논문 | 13페이지 | 무료 | 등록일 2025.07.14 | 수정일 2025.07.20

다운로드
비트 수준 슈퍼 시스톨릭 어레이의 설계 (Design of a Bit-Level Super-Systolic Array)

대한전자공학회 이재진, 송기용

논문 | 8페이지 | 무료 | 등록일 2025.04.25 | 수정일 2025.05.14

다운로드
판매자 표지

수원대 컴퓨터 구조 중간고사 요약

(x5) ->*p = 0addix5, x5, 8 ->p = p+8(array의 다음 인덱스 주소)bltux5, x7, loop2 ->p 1111 1111- multiplier가 음수 ... array[], int size){int i;for (i=0; i x10, x11 / i -> x5lix5, 0 ->i = 0loop1:sllix6, x5, 3 ->x6 = i*8 ... addx7, x10, x6 ->x7 = array[i] 주소sdx0, 0(x7) ->array[i] = 0addix5, x5, 1 ->i++bltx5, x11, loop1 ->i

시험자료 | 29페이지 | 1,500원 | 등록일 2023.01.07

다운로드 장바구니
[자연과학] 포트란 (Fortran) 핵심 요약 및 500제

)296) 다중선택문 SELECT (Select Case statement)31마. 배열331) 배열 ① (Arrays)332) 배열 ② (Arrays)35바. 파일 입출력 ... : sqrt ( b**2-4*a*c))/(2*a))와 같은 식은 다음과 같이 작성해도 동일한 결과를 보인다.- multiply_roots?=( (-b + sqrt ( b**2-4 ... 는 역할을 하기 때문에 &바깥의 빈칸은 그대로 인식한다.- 예를 들어 다음을 보자.multiply_roots?=( (-b + sqrt ( b**2-4*a*c))/(2*a

리포트 | 82페이지 | 2,000원 | 등록일 2020.08.08 | 수정일 2021.04.12

다운로드 장바구니
서강대학교 디지털회로설계 과제 Full custom desgin

, decoders, adders, multipliers와 같은 반복되고 복잡한 구조로 이루어져 있다. full-custom design은 고도의 성능과 작은 사이즈를 가지며 그리고 더욱 발전 ... , decoders, adders, multipliers와 같이 반복적이며 복잡한 구조로 이루어지며, 일반적으로, area, signal noise, bit symmetry에 대한 ... Programmable Gate Array의 약자로, 프로그래머블 논리 소자이다. programmable하다는 것의 의미는 사용자가 논리 회로의 동작을 결정할 수 있음을 의미하는 단어이

리포트 | 6페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
유한체 GF(2m)상의 기약다항식의 모든 계수가 1을 갖는 고속 병렬 승산기의 설계 (Design of High-Speed Parallel Multiplier with All Coefficients 1’s of Primitive Polynomial over Finite Fields GF(2m))

한국컴퓨터정보학회 성현경

논문 | 9페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
GF(2m)상의 MSD 우선 알고리즘 기반 디지트-시리얼 곱셈기 (A Digit Serial Multiplier Over GF(2m) Based on the MSD-first Algorithm)

한국정보처리학회 김창훈, 김순철

논문 | 6페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28

다운로드
판매자 표지

DSC공유대학 기계학습 기출문제 및 과제 A+

다. 또padded_img=nap.pad(array=image,pad_width=((p_size,p_size), (p_size,p_size), (0,0)),mode='constant ... .imshow(padded)padded.shape상자필터는 다음과 같이 만들 수 있다.box_filter=np.array([[1/9, 1/9, 1/9],[1/9, 1/9, 1/9],[1/9 ... .multiply(small_region, filter)return np.sum(conv)이렇게 특정 영역에 필터를 적용하는 일을 이미지 전체에 각 픽셀마다 적용하면 합성곱 연산이 된다

시험자료 | 27페이지 | 4,000원 | 등록일 2024.01.16

다운로드 장바구니
GF(2m)상에서 나눗셈/역원 연산을 위한 AB2 시스톨릭 어레이 설계 및 분석 (Design and Analysis of a AB2 Systolic Arrarys for Division/Inversion in GF(2m))

한국정보과학회 김남연, 고대곤, 유기영

논문 | 10페이지 | 무료 | 등록일 2025.04.25 | 수정일 2025.05.14

다운로드
GF(2m) 상에서 새로운 디지트 시리얼 AB2 시스톨릭 어레이 설계 및 분석 (Design and Analysis of a Digit-Serial AB2 Systolic Arrays in GF(2m))

한국정보과학회 김남연, 유기영

논문 | 8페이지 | 무료 | 등록일 2025.04.25 | 수정일 2025.05.14

다운로드
고속 FPGA 구현에 적합한 효율적인 정수 나눗셈 알고리즘 (An Efficient Integer Division Algorithm for High Speed FPGA)

본 논문에서는 메모리와 곱셈기가 내장된 고속 FPGA(Field Programmable Gate Array)에서 효율적으로 구현할 수 있는 정수 나눗셈 알고리즘을 제안 ... algorithm for high speed FPGAs' which support built-in RAMs' and multipliers. The integer division ... algorithm is iterative with RAM-based LUT and multipliers, which minimizes the usage of logic fabric and c

논문 | 7페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
W-대역 영상레이다를 위한 광대역 Chirp 신호 발생장치 (Wideband Chirp Signal Generation for W-Band SAR)

using field-programmable gate arrays (FPGAs) for image radar, and this signal is modulated with an I-Q ... modulator, and multiplied by 24 frequency multipliers to obtain a 94-GHz W-band wideband chirp

논문 | 4페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
H.264/AVC Encoder용 저전력 IP 설계 및 FPGA 구현 (Low-power IP Design and FPGA Implementation for H.264/AVC Encoder)

Programmable Gate Array)와 ARM 프로세서 기반의 H.264/AVC 인코더를 구현하였다. Baseline Profile을 사용하였고 FPGA와 ARM프로세서가 연동 ... . Furthermore we applied CSD and CSS process to reduce the cell area instead of multipliers that take a lot ... of area. The FPGA(Field Programmable Gate Array) and ARM process based H.264/AVC encoder is

논문 | 9페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드

이전10개12 3 4 다음10개

파워링크

신청하기