"VHDL 시프트레지스터"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

piso vhdl vhdl 국태용 순차회로 ALU FPGA 개념

EasyAI “VHDL 시프트레지스터” 관련 자료

+VHDL을 통해 구현한 ShiftRe..등록일 2020.12.24 | 총 8,678자 | 16페이지 | 2,000원
+논리회로설계실험 FlipFlop Re..등록일 2018.01.10 | 총 4,392자 | 6페이지 | 1,000원

외 8건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL 시프트레지스터" 검색결과 1-19 / 19건

[VHDL]PIPO 시프트 레지스터 VHDL

PIPO 시프트 레지스터(Shift Register)(1)동작적 표현엔터티 선언 pipo1비트 입력 포트 RST, SI, CL 선언8비트 출력 포트 REG_O 선언아키텍쳐 선언 ... 이 들어간다RST = 1 이면 CL 이 1 일때 상승 에지에서 SI 값을 SR(7) 에 넣고 시프트를 수행8 비트 SR의 값을 REG_O 에 넣는다결과RST

리포트 | 4페이지 | 1,000원 | 등록일 2005.11.28

다운로드 장바구니
판매자 표지

VHDL을 통해 구현한 ShiftRegister 실습보고서

하는 실험이다. Latch와 flipflop의 차이점을 알아보고, register에 대한 개념을 정립한다. 실습으로는 Shift register을 설계하며, circular ... , logical, arithmetic shift를 모두 구현한다. 구현하는 방법으로는 mode 변수를 설정하여, 각 모드마다, shift 되는 방식을 지정하여, register가 동작 ... 래치RegisterCLKQ0Q1Q2Q*************1003001040001표3. 4bit Register의 진리표그림4. 4bit Register의 time

리포트 | 16페이지 | 2,000원 | 등록일 2020.12.24

다운로드 장바구니
논리회로설계실험 FlipFlop Register 예비보고서

코딩을 해 본다. 또한 D Flip-flop 4개를 가지는 병렬 레지스터 회로도를 바탕으로 4비트 시프트 레지스터를 VHDL 코딩을 해 본다. 최종적으로 시뮬레이션을 통하여 작성 ... 나 곱셈 또는 나눗셈에도 사용된다.시프트 레지스터에 대하여 좀더 알아 보았다. 시프트 레지스터(Shift register)는 2진 정보를 왼쪽 또는 오른쪽으로 이동 시킬 수 있 ... .진리표와 특성표상태도와 논리기호회로도VHDL 코드소스코드테스트 벤치 코드Waveform실험 2. D flip-flop 4개를 가지는 병렬 레지스터 회로도를 그려보고 4비트 시프트

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
VHDL실습 메모리(ROM,RAM)설계

? RADDR : read address출력신호? DATA_OUT : read datasignal2.실습내용signal을 이용한 시프트레지스터 설계는 다음과 같다.6번째 줄~12번째 줄? 입 ... 의 플립플롭이 생긴 것을 확인할 수 있다.variablevariable을 이용한 시프트레지스터 설계는 다음과 같다.6번째 줄~13번째 줄? 입출력포트를 정의해줬다.15번째 줄 ... VHDL 레포트1.서론 - (1) signal vs variable(2) ROM vs RAM2.실습내용 - (1) signal(2) variable(3) ROM(4) RAM1

리포트 | 10페이지 | 2,000원 | 등록일 2019.04.20

다운로드 장바구니
판매자 표지

디지털공학실험 07. 직렬덧셈기 결과

< 순차 회로 직렬 가산기 With Accumulator 결과보고서>실험serial adder는 2개의 시프트 레지스터가 Full Adder로 입력하여 더해진 출력값을 다시 1개 ... 의 레지스터에 저장하는 회로이다.C는 carry되는 값을 뜻하고 D플립플롭을 통하여 클럭이 들어올때 Full Adder로 다시 입력된다.S값은 입력값들이 더해지고 carry값을 뺀 ... 나머지 출력값들이다.[회로][VHDL Module Code]x를 4비트로 잡고 0101 이라는 초기값을 저장하였다.y를 4비트로 잡고 0110 이라는 초기값을 저장하였다.ci

리포트 | 3페이지 | 1,000원 | 등록일 2017.06.29

다운로드 장바구니
06 논리회로설계실험 결과보고서(순차회로)

논리회로설계 실험 결과보고서 #6실험 6. 순차회로 설계1. 실험 목표JK 플립플롭을 VHDL을 이용해 설계해본다.레지스터에 대해 이해하고 VHDL을 이용해 시프트 레지스터 ... 기 때문에 설계한 8비트 병렬 레지스터가 정상작동 함을 확인 할 수 있다.실험 3. 8비트 시프트 레지스터 VHDL 코딩(1) D FF 진리표CLKDQ(T+1)100111(2) 설계 ... 내용1) 소스 코드 D FF2) 소스 코드 - 구조적 설계3) 테스트벤치4) Wave Form5) 결과 분석8비트 시프트 레지스터를 설계하기 위해 D플립플롭을 이용하였다. 우선 D

리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
06 논리회로설계실험 예비보고서(순차회로)

을 VHDL을 이용해 설계해본다.레지스터에 대해 이해하고 VHDL을 이용해 시프트 레지스터를 설계해본다.2. 예비 이론(1) latchclock 입력을 갖지 않는 2진 기억소자이다. 기억 ... 을 말한다.레지스터는 동작 방법에 따라 병렬 레지스터(parallel register)와 시프트 레지스터(shift register)로나뉘는데, 병렬 레지스터는 2진정보의 저장을 위해 ... ) 레지스터레지스터는 플립플롭의 집합이다. 플립플롭은 1bit의 정보를 저장 할 수 있으므로, n-bit register는n bit의 정보를 저장하는 n개의 플립플롭으로 이루어진 그룹

리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
Verilog HDL을 이용한 7-세그먼트디코더와 시프트 레지스터

디지털회로개론실험 예비보고서HDL을 이용한 설계7-세그먼트 디코더시프트 레지스터0. 실험목적7-세그먼트와 시프트 레지스터를 HDL을 이용하여 설계해봄으로써, Verilog HDL ... 을 사용한 회로 설계 방법과 Quartus Ⅱ의 사용법을 익힌다.1. 이론. 7-세그먼트 디코더0) VHDL로 표현library Ieee;use ieee.std_logic_1164

리포트 | 3페이지 | 1,500원 | 등록일 2010.06.18

다운로드 장바구니
순차회로 설계 예비보고서

- 레지스터는 동작 방법에 따라 병렬 레지스터와 시프트 레지스터로 구분된다.- 병렬 레지스터(parallel register)는 2진 정보의 저장을 위해 사용되므로 저장 레지스터 ... (storage register)라고도 하며, 시프트 레지스터(shift register)는 2진 정보의 저장뿐만 아니라 데이터 연산에도 사용된다.- 레지스터는 데이터를 입력, 출력 ... 에서 입력이 모두 0이거나 1인 경우만을 이용한다. Q+ = TQ' + T'Q(3) Register- 레지스터는 한 비트의 2진 정보를 저장할 수 있는 2진 기억 소자인 F/F를 병렬

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
순차회로 설계 결과보고서

때 출력값은 항상 값을 유지하였다.2. 8비트 시프트 레지스터 VHDL 코딩(1) 소스 코드 - D F/FD F/F8bit shift register- reset에 1이 입력 ... 결과보고서 #6실험 6. 순차회로 설계1. 실험 목표- 순차회로의 기본요소인 Latch와 Flip-Flop에 대하여 알아보고, 이를 응용한 레지스터의 작동 방식에 대해서도 이해 ... 2. 레지스터1. D F/F 8개를 가지는 병렬 레지스터 스키메틱 설계(1) Schematic Design병렬 레지스터 Schematic Design 1병렬 레지스터

리포트 | 9페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
논리회로실험 - 제 6장 VDHL의 순차회로 중 shift를 설계 결과보고서

쉬프트와 같음6)DIP Switch를 통한 Shift Register Control7)분주회로-LED의 움직임을 눈으로 확인하기 위하여 클럭을 1Hz로 분주-트레이닝 키트에 있는 4 ... 초-Clk_d는 0.5초 동안 “L”이다가 다시 0.5초 동안은 “H”동작을 반복-1Hz의 클럭이 발생(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정 ... (1)설계 사항2)-shift register를 설계한다. 여기서 mode의 입력에 따른 3개의 shift register(Circular, Logical, Arithmetic s

리포트 | 15페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
VHDL을 이용한 Shift Register구현

VHDL실습 4주차 레포트Shift Register담당교수 :담당조교 :전자공학과▶Shift Register?매 클록 주기로 모든 비트를 한 자리 옮기게 하는 레지스터(전자회로 ... register)라고 한다. 한 번에 여러 비트를 입출력할 수 있는 레지스터는 병렬로 데이터가 이동한다고 한다.가장 간단한 형태의 시프트 레지스터는 플리플롭의 전합으로 된 것인데, 클럭 또는 ... 된다. 비트의 2진수를 레지스터에 저장하려면 플립플롭이 4개 필요하다. 2진수를 레지스터에 직렬로 입출력할 수 있게 플립플롭을 연결한 것을 시프트 레지스터 (shift

리포트 | 7페이지 | 2,000원 | 등록일 2010.12.27

다운로드 장바구니
플립플롭및레지스터결과보고서

풀리풀롭1.3.5 T 풀리풀롭1.4 레지스터(register)1.4.1 시프트 레지스터2. 실험내용 및 결과2.1 실험 1 (D래치)2.2 실험 2 (RS플립플롭)2.3 실험 3 ... 하는 회로n 비트 레지스터는 n 비트의 2 진 정보를 저장하기 위한 n개의 풀리풀롭과 데이터 처리를 위한 조합 논리 회로로 구성?1.4.1 시프트 레지스터(shift register ... (JK플립플롭)2.4 실험 4 (D플립플롭)2.5 실험 5 (T플립플롭)2.6 실험 6 (병렬레지스터)2.7 실험 7 (시프트레지스터)3. 결과 검토 및 의견1. 예비조사 및 실험

리포트 | 14페이지 | 1,500원 | 등록일 2009.05.25

다운로드 장바구니
카운터결과보고서

의견1. 예비조사 및 실험내용의 이해1.1 카운터 란?카운터(counter)는 시프트 레지스터와 마찬가지로 일련의 플립플롭을 연결한 회로지만 그 연결하는 방법에 있어서 시프트 ... 레지스터와 다르다. 카운터 회로에서는 주어진 플립플롭에 대하여 서로 다른 출력상태의 수가 최대가 되도록 회로를 연결하며, 또한 입력 펄스에 대하여 출력상태가 규칙적으로 변하도록 한다 ... Cter를 VHDL 기술플립플롭의 클럭 입력이 외부에서 입력되는 클럭 신호 또는 다른 플립플롭의 출력 값이 되는 경우이며, 대체적으로 회로는 간단하지만 속도는 느리

리포트 | 12페이지 | 1,500원 | 등록일 2009.05.25

다운로드 장바구니
HDL에 대한 조사

한 설계”는 한계가 있으므로, 보다 효율적인 설계 방법이 필요하게 되었다. 이 방법이 HDL로 설계하는 것이다.HDL의 종류에는 Verilog, VHDL, AHDL, JHDL, SFL ... 등 많은 종류가 있지만 실제로는 Verilog와 VHDL이 주로 사용된다. 특히 VHDL은 우수한 모델링 능력과 특정 기술이나 공정에 무관하게 사용할 수 있고, 회로의 문서화 ... 의 활용반도체 회사에서 만든 IC가 없는 것을 설계한다는 점도, 설계 자산의 활용이라 말할 수 있다. 조금씩 설계해서 HDL라이브러리를 구축할 수 있는데 즉, 카운터, 시프트

리포트 | 3페이지 | 3,000원 | 등록일 2008.04.03 | 수정일 2017.03.21

다운로드 장바구니
Dot Matrix 에 대한 최종적인 연구 내용과 작성한 VHDL 소스

였다.2)점등 방법Matrix LED를 구동하는 방법에는 정적 구동과 동적 구동의 두 가지 방법이 있 다. 정적 구동인 경우는 시프트 레지스터의 비트를 LED 개수 만큼 준비 ... 1.연구 개요Dot Matrix 에 대한 최종적인 연구 내용과 작성한 VHDL 소스를 주로 다룬다.2.연구 내용1)Dot Matrix< Dot Matrix>이 사진은 원 칩 ... 프로세스 회로도는 VHDL 단계까지 하는 프로젝트라서 똑같이 만드는 것은 불가능 하다고 생각되었다. 그래서 입력 값이 들어가고 그에 따른 출력 값이 어떻게 나오는지 만을 설계를 하

리포트 | 13페이지 | 3,200원 | 등록일 2008.11.23

다운로드 장바구니
[논리회로]병렬 로드를 가지는 4bit 양방향 시프트 레지스터

2. 프로그램 소스(1) mux.vhdlibrary ieee;use ieee.std_logic_1164.all;entity mux4x1 is port( data1, data2, data3, data4: in std_logic; sel ..

리포트 | 8페이지 | 1,500원 | 등록일 2006.05.29

다운로드 장바구니
FPGA 구조와 응용

다. TTL, CMOS 로직, ECL등의 회로가 기술상으로 분류한 패밀리중에는 게이트 IC 혹은 래치(플립플롭), 디코더, 인코더, 카운터, 시프트 레지스터등 여러 가지의 기능을 갖 ... 그림과 같은 과정을 거치게 된다. 초기단계는 논리회로에 대한 회로를 작성하는 일로써 스케매틱 편집기, 부울식, 상태도 또는 VHDL등과 같은 언어를 따로 또는 혼합하여 사용할 수 ... 입니다 Schematic Editor를 익힌다.- VHDL을 공부한다.- VerilogHDL을 공부한다.2. Synthesis- 각 벤더의 내장 Synthesis를 사용하는 법

리포트 | 20페이지 | 2,000원 | 등록일 2007.03.23

다운로드 장바구니
[ALU] 4bit ALU

되어, 연산의 대상이 고정 소숫점 형식인지, 부동 소숫점 형식인지를 알려준다. 출력은 레지스터 내에 있는 결과와, 수행된 연산이 성공적이었는지에 관한 상태를 알려주는 값들로 구성 ... 된다. 일반적으로 ALU는 입력된 연산자와, 현재 더해지고 있는 연산자, 누산기에 저장된 결과, 그리고 시프트된 결과들을 저장하기 위한 공간을 가지고 있다. ALU 내의 비트의 흐름 ... ALU 회로의 VHDL 표현Process 문이기 때문에 순차적으로 처리한다.Library ieee;use ieee.std_logic_1164.all; -- 라이브러리 패키지use

리포트 | 4페이지 | 1,000원 | 등록일 2003.11.27

다운로드 장바구니

파워링크

신청하기