"TTL CLOCK"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 7493 7447 4비트 dac 스텝모터 구동기 래치와 플립플롭 16진 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"TTL CLOCK" 검색결과 1-20 / 102건

디지털시스템(TTL CLOCK)

TTL CLOCK목차1. 목적2. TTL Clock 개요3. TTL Clock에 사용된 소자들4. 구성성분5. 순서도6. 회로도에 대한 간략한 설명7. T-플립 플롭8. 사용 ... /오후/ 요일 표시 기능 스탑와치 기능 시간조절 , 기능 등을 구현해 본다.2. TTL Clock 개요디지털시계는 카운터를 이용해 설계할 수 있는 대표적인 순차회로의 하나이다 이와 같 ... 을 나타내는 신호를 보내서 10진수를 표현한다. 카운터에서 나온 신호를 BCD to 7- segment LED(7447)을 이용하여 표현 할 수 있다.3. TTL Clock에 사용

Non-Ai HUMAN
| 리포트 | 51페이지 | 2,000원 | 등록일 2010.07.02

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 통신실험 결과보고서13

OUTPUT 연결을 끊은 후의 결과현재 아날로그 BPSK 신호는 변조되지 않는 sine wave 이다. 이것은 TTL BPSK 신호를 변조되어있지 않는 square wave로 만든 ... Sequency Generator에서 INTEGRAL CLOCK PERIODS를 01로 설정한다. LOAD 버튼을 몇 번 누른다. COARSE와 FINE FRACTIONAL CLOCK ... 을 선택한다. 이 신호는 어떻게 만들어지는가? TTL BPSK 신호와 다시 만들어진 캐리어 신호 사이의 phase 차이를 나타낸다.● raw data 신호와 phase 차이가 어떻게

Non-Ai HUMAN
| 리포트 | 23페이지 | 1,500원 | 등록일 2021.10.24

다운로드 장바구니
A+ 중앙대 아날로그및디지털회로설계실습(결과)8. 래치와 플립플롭

실험의 결과값과 같은지 비교한다.0V일 때clock 5V일 때8-4-2 Bread Board를 활용한 RS 래치 구현 및 동작(A) 그림 8-1의 회로를 TTL 7400을 사용 ... 대로 왼쪽부터 set reset clock 각각의 상태는 led로 확인노란색 ch1 이 Q, 파란색 CH2가 Q’ (큐바)- CLOCK =05v의 입력초기상태 Q=1, Q’=0r=0 ... 으로 바꿈변화 없음s만 0으로 바꿈변화 없음따라서 CLOCK=0일 때 R, S 바꿔도 입출력에 변화 없음- CLOCK=1일 때SET=1, RESET=0일 때 Q=0, Q’=1됨원래s

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2022.09.10

다운로드 장바구니
결과보고서7_디지털통신2_대역확산(DSSS)

직교하는 두 아날로그 신호와 TTL 출력이 있다. 또 오디오를 샘플링 하는 데 사용할 수 있는 8.3kHz의 SAMPLE CLOCK이 있다. 마지막으로 MESSAGE 신호가 있 ... 한다. 또한 캐리어 주파수로 사용할 100kHz TTL 신호도 이용한다.BIT CLOCK REGEN기능4개의 독립적인 기능 블록이 있다. DIVDE BY N은 범용 디지털 분배기 ... TTL 신호를 BIT CLOCK REGEN에 입력100kHz의 TTL 신호를 이용해서 PN코드를 생성하기 위해 SEQUENCE GENERATOR에 입력채배해서 주파수를 높인 메시지

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,000원 | 등록일 2021.09.23

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 통신실험 예비보고서13

을 끊는다. 이것은 BPSK Modulator의 DATA INPUT값을 low로 만든다. 현재 아날로그 BPSK 신호는 변조되지 않는 sine wave 이다. 이것은 TTL ... 는가? 설명하라.18. Pseudo-Random Binary Sequency Generator에서 INTEGRAL CLOCK PERIODS를 01로 설정한다. LOAD 버튼을 몇 ... 번 누른다. COARSE와 FINE FRACTIONAL CLOCK PERIOD DELAY를 조정한다. 그림 5-21에, TLL BPSK 신호와 다시 만들어진 캐리어 신호를 그린다

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,500원 | 등록일 2021.10.24

다운로드 장바구니
(기초회로 및 디지털실험) 16진 동기 및 비동기 카운터 설계

구분실 험 제 목설계316진 동기 및 비동기 카운터실험 조건TTL IC(SN7400, SN7476, SN7490)를 이용하여 구현한다.설계 과정비동기 및 동기식 카운터의 구조 ... 로 연결되어 있어 한 번의 Clock 펄스의 변화가 동시에 각 단을 Trigger 시키므로 순간적 동작형의 카운터라고 할 수 있으며, 고속 카운터에 이용되고 설계 방법은 아래와 같 ... 7476은 JK플립플롭의 TTL IC 소자로 두 개의 JK플립플롭으로 이루어져 있다.SN7490 소자는 Decade counter로 Mod-10 카운터와 마찬가지로 0~9까지의 숫자

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 통신실험 결과보고서12

를 조절하여 1.65kHz로 만들고 MANUAL 버튼을 뗀다. MANUAL 버튼을 0으로 두어 위 작업을 반복한다.15. Clock Generator의 OUTPUT A를 제거 ... 하고 OUTPUT2에 연결한다. FREQUENCY DIVIDER를 n=4에 두고 MASTER CLOCK을 VAR에 둔다. MASTER CLOCK FREQUENCY를 주파수 150Hz까지 둔다 ... . Interruptor/Selector의 SELECTOR2 연결을 제거한 뒤 TTL INPUT에 BNC-T connector를 이용해 연결한다. 오실로스코프는 이제 TC 신호

Non-Ai HUMAN
| 리포트 | 21페이지 | 1,500원 | 등록일 2021.10.24

다운로드 장바구니
8. 래치와 플립플롭 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

Board를 활용한 RS 래치 구현 및 동작(A) 그림 8-1의 회로를 TTL 7400을 사용하여 구성하고, 만들어진 래치에 입력값을 넣어서 관찰될 수 있는 상태도를 그리고 예비보고서 ... 때 출력값이 유지 되는 것을 확일할 수 있다.8-5. RS 플립플롭의 구현 및 동작(A) 그림 8-2의 회로를 TTL 7400과 7404를 사용하여 구성한다.(B) 그림 8-2 ... 회로의 타이밍 차트를 제출한다.positive edge-triggered이므로 Clock이 0에서 1로 바뀔 때 출력이 바뀔 때만 출력값이 변화한다. 따라서 S=1, R=0일 때

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2022.09.07

다운로드 장바구니
결과보고서3-디지털통신2-Carrier Acquisition

아날로그 신호와 TTL 출력이 있다. 또 오디오를 샘플링하는 데 사용할 수 있는 8.3kHz의 SAMPLE CLOCK이 있다. 마지막으로 MESSAGE 신호가 있다. 2kHz는 일반 ... 를 협대역 저역통과 필터를 통과시키게 하기 위한 것이다. 그러기 위해서는 설정을 WIDR가 아닌 NORM으로 해야한다.BIT CLOCK REGEN기능4개의 독립적인 기능 블록이 있 ... 다. DIVDE BY N은 범용 디지털 분배기다. 표준 TTL 레벨 신호를 입출력한다. PCB 장착 DIP 스위치 중 SW2를 사용한다. 스위치 설정에 따라 분할 수를 선택할 수 있

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2021.09.23

다운로드 장바구니
판매자 표지

전전설2 실험 1 예비보고서

실험1. TTL design9/1~9/8전자전기컴퓨터공학부 2019440019 김민지1. 실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함하여 실험 및 ... 설계 능력을 함양한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL과 CMOS ... 의 입력 및 출력 전압 전류에 대하여 조사하시오.TTL :입력 전압출력 전압입력 전류출력 전류High22.720μA-0.4mALow0.80.4-0.4mA4~8mATTL은 무조건

리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17

다운로드 장바구니
판매자 표지

전전설2 실험1 결과보고서

실험1. TTL design9/1~9/8전자전기컴퓨터공학부 2019440019 김민지결과보고서1. 실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함 ... 하여 실험 및 설계 능력을 함양한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL ... 과 CMOS의 입력 및 출력 전압 전류에 대하여 조사하시오.TTL :입력 전압출력 전압입력 전류출력 전류High22.720μA-0.4mALow0.80.4-0.4mA4~8mATTL

리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17

다운로드 장바구니
전전설2 실험1 결과보고서

실험1. TTL design9/1~9/8전자전기컴퓨터공학부결과보고서1. 실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함하여 실험 및 설계 능력을 함양 ... 한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL과 CMOS의 입력 및 출력 ... 전압 전류에 대하여 조사하시오.TTL :입력 전압출력 전압입력 전류출력 전류High22.720μA-0.4mALow0.80.4-0.4mA4~8mATTL은 무조건 전원전압에 상관없이

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니
결과보고서1_디지털통신2_PWM and PPM

된다. 이 신호에 가변 DC를 더함으로써 PWM 변조 시 나타는 폭을 조절할 수 있다.TWIN PULSE GENERATOR기능CLOCK 입력에 positive edge가 들어오 ... 다. REF 입력은 GND 혹은 VARIABLE DC나 다른 신호를 연결할 수 있다. TTL 출력과 CLIPPER 출력이 가능하다. CLPPER는 아날로그 TIMS 레벨 신호 ... GENERATOR에서 나온 신호를 정류하고 저역통과 필터를 거치게 한 후 아날로그 입력과 같이 비교기에 넣는다. 두 신호를 비교해서 TTL신호로 바꾼다. 이것이 변조된 신호인

Non-Ai HUMAN
| 리포트 | 16페이지 | 2,000원 | 등록일 2021.09.23

다운로드 장바구니
결과보고서4_디지털통신2_Block Coding and Decoding

신호는 100kHz이고 직교하는 두 아날로그 신호와 TTL 출력이 있다. 또 오디오를 샘플링 하는 데 사용할 수 있는 8.3kHz의 SAMPLE CLOCK이 있다. 마지막 ... 으로 MESSAGE 신호가 있다. 2kHz는 일반적인 오디오 주파수 신호로 볼 수 있다. 이 신호들은 주파수와 크기가 고정된 신호들이다.용도8.3kHz TTL 신호를 분주해서 전체 모듈 ... 2kHz 정도의 신호로 바꿔서 클록 신호로 사용한다.PCM ENCODER기능아날로그 신호를 TTL레벨의 PCM 형태로 바꿔준다. 선형 및 비선형 디지털 체계를 제공한다. 프레임

Non-Ai HUMAN
| 리포트 | 20페이지 | 2,000원 | 등록일 2021.09.23

다운로드 장바구니
3. 스텝 모터 구동기 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

)으로 조정된다. CLK는 Clock의 역할을 하며, 0 V에서 5 V로 바뀌게 될 때, 스텝 모터의 단계가 바뀌게 된다. 한편, S0과 S1은 스텝 모터의 단계가 바뀌는 방향 ... 의 주파수를 1 Hz로 조정하고 그림 3-1의 CLK 단에 TTL 출력 펄스를 연결하시오. 이때, 함수 발생기의 접지 단은 회로의 접지단과 연결 하시오.이때 스텝모터가 반시계방향

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2022.09.07

다운로드 장바구니
A+ 중앙대 아날로그및디지털회로설계실습(결과)3. 스텝 모터 구동기 강의자료

(CLK, S0, S1)으로 조정된다. CLK는 Clock의 역할을 하며, 0 V에서5 V로 바뀌게 될 때, 스텝 모터의 단계가 바뀌게 된다. 한편, S0과 S1은 스텝 모터 ... 를 1 Hz로 조정하고 그림 3-1의 CLK 단에 TTL 출력 펄스를 연결하시오. 이때, 함수 발생기의 접지 단은 회로의 접지단과 연결 하시오.shift left, 모터 2번과 반대

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2022.09.10 | 수정일 2022.10.12

다운로드 장바구니
판매자 표지

[A+]광운대_기전실2_3주차_비동기 카운터_예비레포트

와 같플롭 Q_A의 출력을 클럭 B 입력으로 연결함으로써 0에서 15까지 계수를 위한 회로로 구성할 수 있을 것이다. 함수 발생기에서 나온 TTL 레벨의 펄스를 클럭 A 입력에 연결 ... 식 카운터는 병렬로 연결된 모든 F-F에 CP(Clock Pulse)가 동시에 인가되는 방식이다. 즉, 카운터가 하나의 마스터 CP의 입력에 따라 작동을 하는 원리이다. 이런 방식

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2026.01.04

다운로드 장바구니
(기초회로 및 디지털실험) 비 안정 멀티바이브레이터의 설계

이 회로는 발진하는 상태이고 출력은 주기적인 구형파가 얻어진다. 또한 발진기의 출력을 시스템 Clock 으로 사용할 수 있다.555 타이머(555 Timer)555 타이머는 단 ... 안정 모드나 비 안정 모드로 사용할 수 있고 TTL이다.발진기로 비 안정 모드에 사용할 때 발진주파수와 duty cycle은 두 개의 외부 저항R _{A} ,`R _{B} 하나

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16

다운로드 장바구니
판매자 표지

아날로그 및 디지털 회로 설계 실습 결과보고서3 스텝모터구동기

된다. CLK는 Clock의 역할을 하며, 0 V에서 5 V로 바뀌게 될 때, 스텝 모터의 단계가 바뀌게 된다. 한편, S0과 S1은 스텝 모터의 단계가 바뀌는 방향을 결정짓는다. 구동기 ... 하였다.순서사진1234함수 발생기의 주파수를 1 Hz로 조정하고 그림 3-1의 CLK 단에 TTL 출력 펄스를 연결하시오. 이때, 함수 발생기의 접지 단은 회로의 접지단과 연결하시오

리포트 | 15페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

다운로드 장바구니
아주대 논리회로실험 실험10 DAC & ADC converter 예비보고서

. 실험 목적- DAC와 ADC 변환기 회로를 구성하고 동작원리를 이해한다.2. 실험 소자1) 74HC○○칩- 74HC시리즈의 74는 TTL IC를 의미하고, HC는 High ... 이 들어간다. Q0와 Clock1 핀을 연결하게되면 BCD Counter로 동작하게된다. 각 입력에 대한 truth table로 나타내면 다음과같다. 이때 X는 Don’t Care를 의미

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

다운로드 장바구니

이전10개12 3 4 5 6 다음10개

파워링크

신청하기