"FPGA 아주대"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 아주대 fpga 프로젝트 T F/F의 Verilog 코드 스톱워치 설계

EasyAI “FPGA 아주대” 관련 자료

+아주대 논리회로실험 프로젝트 FPGA..등록일 2015.03.12 | 총 8,706자 | 15페이지 | 5,000원
+아주대 논리회로실험 프로젝트 FPGA..등록일 2016.07.09 | 총 10,990자 | 28페이지 | 3,500원

외 2건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"FPGA 아주대" 검색결과 1-9 / 9건

아주대 논리회로실험 프로젝트 FPGA로 Stop Watch 만들기

1. 설계 목적- FPGA를 이용하여 Stop Watch를 구현해보는 것이다. Quartus2 프로그램을 이용하여 Stop Watch가 작동할 수 있는 회로를 구성한 뒤 ... , FPGA를 사용하여 Bread Board와 7-segment를 이용하여 동작을 확인한다.2. 설계 준비물- FPGA 보드(Altera DEO nano), 연결보드(FPGABread ... ) FPGA 보드에 대한 이론: FPGA 보드에 대한 그림 및 Block diagram2) FPGA 보드의 확장 연결: 보드 정면 아래쪽에 위치하는 JP2 커넥티를 플랫케이블(40P

리포트 | 15페이지 | 5,000원 | 등록일 2015.03.12

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA를 통한 VHDL 구현 프로젝트 - 비밀번호

FGPA를 이용한 VHDL 구현 프로젝트 - 비밀번호#1. 설계 목표-. FPGA Kit에 있는 7 segment 모듈과 Keypad 모듈을 활용하여 디지털 잠금 장치를 설계

리포트 | 28페이지 | 3,500원 | 등록일 2016.07.09

다운로드 장바구니
아주대학교 기계공학기초실험 예비보고서 (학습활동 - QUIZ) 모음

- 학습활동 (퀴즈) -강의 주제: 통계처리와 측정오차 보정과목명 : 기계 공학 기초실험제출일: 2020년 9 월 27 일실 험 조 명 :반 조작성자 :학번: 이름:점수아주대학교 기계 ... 장치 활용 실습과목명 : 기계 공학 기초실험제출일: 2020년 10 월 11 일실 험 조 명 :작성자 :학번: 이름:점수아주대학교 기계공학과1. 실험목적오실로스코프, 함수 발생기 ... 로 사용되는 포트이다. LabVIEW FPGA를 통해 수정가능하다.+2.5 VGND출력Wrap-back 테스트를 위한 참조를 제공한다.+5 VGND출력최대 +5V, 200mA의 출력을 제t

리포트 | 31페이지 | 2,000원 | 등록일 2021.01.10

다운로드 장바구니
[보고서1등] Labview 기초 (결과) [A+] 아주대 기계공학기초실험

법/ 5결 과 및 토 의/ 25결 론/ 10합 계/ 60비 고아주대학교 기계공학부- 목 차 -1. 실험 목적2. 실험 이론3. 실험 장치4. 실험 방법5. 실험 결과6. 실험 고찰 ... 컨트롤 디바이스와 작동)6. 그래픽 기반 구조를 사용하는 내재적이며 직관적인 병렬 프로그래밍7. 멀티코어 가능, 하드웨어 가속 기술 (DSP, FPGA 및 GPU를 코프로세서

리포트 | 14페이지 | 3,000원 | 등록일 2019.09.05

다운로드 장바구니
[논실]예비11, 200820126, 안효중, 정주익, 4조

: 박성진 교수님분 반: 수 8.5~11.5학 번: 200820126, 200820192성 명: 안효중, 정주익 (4조)< Chap.11 FPGA 실습 예비보고서 >[1] 실험 목적 ... FPGA가 무엇인지 알아보고, 지금까지 했던 논리회로 실험을 FPGA를 이용해 구현하여 실제 동작을 확인하여 본다.[2] 주요 이론① VHDL을 이용한 FPGA 설계FPGA는 논리 ... 회로를 반도체에 실장시키는 대표적인 방법이다. 이 FPGA에 프로그램을 주입시키기 위하여 사용되는 언어로 VHDL을 사용할 수 있다. 이번 실험에서는 VHDL과 Logic s

리포트 | 3페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
스톱워치(stop watch) 설계 프로젝트

1. 설계 목표: FPGA를 사용하여 스톱워치를 설계한다.- 입력 : start/stop, rap/reset 버튼 2개로 구성- 출력 : 7segment 5개를 사용하여 분, 초 ... . 설계 제안Clockstart/ stopreset/ lapLatchMUX7segment7segmentVccsecond/ 10secondminute1) FPGA 내부에서 클럭

리포트 | 7페이지 | 5,000원 | 등록일 2013.12.26 | 수정일 2020.12.14

다운로드 장바구니
아주대 논리회로 vhdl Key Pad 자물쇠 과제[학점 A+]

4자리 비밀번호를 이용한 자물쇠문은 open 뿐 아니라 입력한 비밀번호의 오류여부 출력입력 : 4자리 비밀번호(4자리 digit, 각 자리는 4bit(3 downto 0)출력 : Door open 여부 1 bit(1: open, 0:Lock), 비밀번호 오류 여부 4 ..

리포트 | 12페이지 | 3,000원 | 등록일 2016.05.30 | 수정일 2016.06.02

다운로드 장바구니
아주대 논리회로실험 설계 프로젝트 예비보고서(Stop Watch)

1. 설계 목적- FPGA를 이용하여 Stop Watch를 구현해보는 것이다. Quartus2 프로그램을 이용하여 Stop Watch가 작동할 수 있는 회로를 구성한 뒤 ... , FPGA를 사용하여 Bread Board와 7-segment를 이용하여 동작을 확인한다.2. 설계 준비물- FPGA 보드(Altera DEO nano), 연결보드(FPGABread ... /Stop, Lap/Reset 버튼 2개로 구성* 출력 : 7segment 5개를 사용하여 분, 초, 0.1초를 구현1) FPGA 내부에서 클럭을 발생시킨 뒤 적절히 조절하여 10

리포트 | 7페이지 | 3,000원 | 등록일 2015.11.28

다운로드 장바구니
# IC칩의 분류와 특징

였으나, 그 후 많이 개량되어 아주 대전력을 다룰 수 있는 등 특수한 경우를 제외하고는 진공관에 대치되었다.- Transistor의 종류트랜지스터는 동작시의 전류방향으로 보아 크 ... ASIC 설계는 이런 여러 회로들을 통합해 단일 칩 화함으로써 개발 칩의 연결을 위한 납땜의 수를 대폭 줄여 신뢰성을 높이고 있다.②. FPGA(Field Programmable ... Gate Array)FPGA도 ASIC와 마찬가지로 기존의 D램이나 CPU 등 대량생산되는 반도체와 달리 제조업체가 아닌 구매자가 자신의 용도에 맞게 반도체의 기능을 조정, 관리할 수

리포트 | 14페이지 | 2,500원 | 등록일 2008.03.26

다운로드 장바구니

파워링크

신청하기