연구계획저는 포항공과대학교 대학원 전자전기공학과 연구실에 진학을 한 다음에 X-PIM: 시스템 Verilog의 압축된 등가 모델을 사용하여 메모리 내 혼합 신호 처리를 위한 빠른 ... , NPU 기반 임베디드 시스템을 위한 포즈 추정 모델 최적화 연구, 대규모 이종 방사선 데이터 연구, 임베디드 시스템 환경 3D-CNN 기반 졸음운전 감지 모델 작동 검증 연구
와 Verilog HDL 코드를 담당했습니다. 실시간 영상 신호를 FPGA 상에서 병렬 처리해 필터링 속도를 높이는 실험을 진행하면서, 하드웨어의 구조적 설계가 소프트웨어 최적 ... 방안을 심도 있게 연구할 예정입니다. 실험실에서는 FPGA 기반 시뮬레이션과 VHDL/Verilog 코딩을 통해 프로토타입을 구현하고, 학부 때의 단편적 설계 경험을 보다 체계 ... 습니다. 이를 위해 시냅틱 가중치 저장 구조, 데이터 재활용 알고리즘, 파이프라인 최적화 기법을 결합한 하드웨어 가속기 설계를 수행할 계획입니다. 구체적으로는 Verilog HDL
를 설계해 보고 4bit Register와 SRAM을 모두 포함하는 One Chip IC layout Design을 진행하였습니다.2. Vivado와 Verilog를 이용하여 디지털 ... 한 CNN 아키텍처를 보유한 m 모델을 사용한 것으로 탐 지 정확도를 98%까지 향상할 수 있었습니다.이러한 가치관과 경험을 토대로 파운드리 회로 설계 엔지니어로서 어려움에 직면
을 개선할 수 있습니다. 이를 위해 Verilog HDL을 이용한 회로 설계와 병렬 연산 스케줄링 알고리즘을 결합하여, 연산 단위 간 지연(latency)을 최소화하는 실험을 진행 ... 구조를 연구할 계획입니다. 예를 들어, CNN 연산의 병렬화 과정에서 불필요한 메모리 접근을 최소화하는 데이터 재사용 알고리즘을 설계하고, 이를 실제 하드웨어에 구현하여 성능
project. The final project is to implement the operation of convolutional nueral network (CNN). The logic ... for implementing the design is introduced first and the specific design with Verilog code appears ... .1. LogicThe objective of the project is to implement the operation of CNN. The CNN consists of two