"-input OR gate logic"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 basic gates HDL 및 실습 논리 D latch 베릴로그 74x194 d flip flop verilog 논리회로설계 기술이전 7segment 회로 개수

판매자 표지는 다운로드시 포함되지 않습니다.

"-input OR gate logic" 검색결과 1-20 / 272건

판매자 표지

[전자회로실험2]보고서3주차-Digit Logic

[전자회로실험2]Digit Logic[실험목적]디지털 로직 게이트를 기초로 하여 의 동작을 이해한다 MOSFET의 동작을 이해한다.[실험이론]-Logic gate 특징 ... 더라도V_OUT이 0V까지 떨어지지 않는다.[PSpice 시뮬레이션]-DC 전원과 MOSFET 2개, 1개의 저항으로 AND와 OR GATE를 Pspice로 구현후. Simulation ... ) VA=0V, VB=5V일 때ⅲ) VA=5V, VB=0V일 때ⅳ) VA=5V, VB=5V일 때-OR GATE 실험결과VAVBVOUT0V0V203mV0V5V10V5V0V10V5V5

리포트 | 8페이지 | 3,000원 | 등록일 2023.12.26

다운로드 장바구니
아주대학교 논리회로실험 / 1번 실험 예비보고서

AND Gate)핀 구성함수 다이어그램논리 다이어그램진리표ABY000010100111IC 이름74HC32 (Quad 2-input OR Gate)핀 구성함수 다이어그램논리 다이어그램 ... 진리표ABY000011101111IC 이름74HC86 (Quad 2-input Exclusive OR Gate)핀 구성함수 다이어그램논리 다이어그램진리표ABY ... *************. 회로 결선도※ 이때, 다이오드 출력에는 저항을 연결되어 있음을 가정한다.5.실험과정실험 1-1 : 3-input AND, OR gate1. 왼쪽과 같이 회로를 구성한다.2

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서 1

200001001000101001110100101t OR gate(74HC4075)Logic diagramFunction tablePin configuration? 3-input NAND gate(74HC10)Logic ... ) 3-input AND gate(SN54LS11, SN54S11 .... etc) data sheetLogic diagramFunction tablePin c ... gate와 같은 결과를 얻도록 회로를 구성할 수 있었다.- OR, NAND, NOR gate 실험결과TypeResult3-input ORA=0V, B=0V, C=0VA=0V, B

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

기초실험1 AND, OR GATE 3주차 결과보고서-틴커캐드

.3.V, Logic low는 0V로 설정했다. 그 이유는 실험에서 사용한 2 input AND, OR Gate, 3 input AND, OR Gate의 date sheet ... 했다.1. 2 input AND, OR Gate (1) AND Gate1번 입력 값은 함수 발생기를 사용한 것이고, 2번 입력은 3.3V, 입력값은 1을 주었다. 출력값은 아래 사진과 ... 실험 결과실험에서 사용한 함수 발생기의 수치는 진폭 3.3 Vpp, DC offset 1.65, 진동수 100Hz, 함수 형태는 Square로 진행했다. Logic high는 3

리포트 | 10페이지 | 1,000원 | 등록일 2023.03.12 | 수정일 2023.11.29

다운로드 장바구니
논리회로설계실험 6주차 D Latch 설계

는 다음과 같다.가장 위의 두개의 wave는 input D 와 EN의 파형이다. 그 아래의 그래프들은 각각 Behavioral, Dataflow, Gate-level ... , Gate-level, Structural 총 네 가지 방법으로 구현해보았다.D Latch의 input 중에서 Enable의 역할 또한 알 수 있었으며 이를 구현할 Gated ... , Gate-level modeling, 그리고 Structural modeling으로 구현하는 것이다. 강의에서 다룬 S-R Latch와 Gated S-R Latch의 modeling

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
판매자 표지

실험2 Logic gates-TTL gates와 드모르간의 법칙 결과보고서 A+ 레포트

1. 실험 목적 - DeMorgan의 법칙을 공부하고 이를 이용하여 boolean logic equation을 간단하게 하거나 개선한다. - TTL에서의 rising time ... 이다.1) NAND gate로 꾸민 gate 위의 NAND gate로 구성한 gate는 두 개의 입력을 각각 tied input NAND gate에 넣은 후에 다시 NAND ... gate에 집어넣은 회로였다. 이 결과로 입력이 둘 다 0인 경우만 출력이 0이 나왔고 , 나머지 경우는 출력이 1이 나왔다. 이 진리표를 살펴보면 OR gate와 동일함을 볼 수 있다.

리포트 | 5페이지 | 2,000원 | 등록일 2023.11.15

다운로드 장바구니
판매자 표지

Semiconductor Device and Design - 13~14__

Design Area1. Semi custom 1) Gate array ▶ Basic logic gate such as NAND and NOR, or metal Routing ... FPLD ▶ Basic structure : Input Buffer - AND array - OR array - Output Buffer2. FPLD FPLD ▶ Advantage ... or Full-Custom. Power consumption is high and Switching speed is low.1. Semi custom 2) Standard Cell

리포트 | 17페이지 | 2,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

HDL 언어로 코딩하고 simulation 결과를 첨부하시오.a. 실습 1: bit operators를 이용하여 2-input AND 게이트 설계b. 실습 2: Gate ... 는 input으로 정의 되었으므로 A는 output이 될 수 없다.- Line 5: not gate는 한 개의 입력과 한 개의 출력, 총 2개의 인수만 필요로 하는데 3개가 주어져있 ... Pre-reportBasic Gates in Verilog날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어의 기본 사용법을 익히고 디지털

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
서울시립대 전전설2 Lab-01 예비리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ예비리포트Lab-01 Design with TTL gates작성일: 20.09.061. 실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR ... 출력 / 7 GND / 13,12입력 - 11출력 / 10,9입력 - 8출력 / 14 Vcc 인 것이다.OR Gate 7432, XOR Gate 7486, AND Gate 7408 ... 되고 일반적인 GATE 구성은 아래와 같다.이번 실험에서 사용하는 7432, 7486, 7408 모두 위와 같은 GATE 구성을 따른다. 즉, 1,2입력 - 3출력 / 4,5입력 - 6

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
[논리회로실험] 실험1. Basic Gates 예비보고서

, OR gate- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.- 다이오드의 발광여부를 통해 진리표를 검증한다.- 위 과정을 마쳤으면 3-input OR gate ... ) Logic gates에 대해 이해한다.2) Boolean equation과 De Morgan의 법칙에 대해 이해한다.2. 실험이론1) Logic gate란- 디지털 회로의 기본적인 요소 ... 부문- AND, OR, XOR, NOT, NAND, NOR, XNOR 등 7가지- 서로 다른 전압으로 표현하기위해 전압을 HIGT(1), LOW(0)로 표시함2) AND gate

리포트 | 9페이지 | 1,500원 | 등록일 2023.05.27

다운로드 장바구니
판매자 표지

인하대 VLSI 설계 3주차 NAND,NOR,AND,OR

]와 같이 Complementary CMOS Logic gates는 PMOS Pull-up network와 NMOS Pull-down network로 구성된다.이 때, Pull-up ... )NAND Gate eq \o\ac(○,2)NOR Gate eq \o\ac(○,3) AND Gate eq \o\ac(○,4) OR Gate직접 손으로 작성한 Netlist(Pre ... (Parallel)되어 두 Input 중 하나라도 0일 경우 Y 노드가 VDD와 연결되어 1이 출력되는 Pull-up network를 구성한다. eq \o\ac(○,2) NMOS: 직렬

리포트 | 12페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.21

다운로드 장바구니
Logic 연산과 gates 실험보고서

5와 같이 그린다.그림 5. 3-입력 AND gate timing diagram3. OR 연산3.1 A + B (A "OR" B)는 하나만 참(“1”)이어도 그 결과가 참인 연산이 ... multisim_diode logic OR gate_LED 점등GND와 Switch를 연결한 이유는 회로가 아예 끊어지는 것과 GND가 연결된 상황간의 차이를 알아보기 위함이며, 실험 결과 ... 입력신호 모두 거짓(“0”)일 때 출력신호가 거짓(“0”)인 상황을 보여준다.multisim_diode logic OR gate_LED 미점등4. IC OR gate4.1 일반

Non-Ai HUMAN
| 리포트 | 18페이지 | 1,000원 | 등록일 2021.04.06

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서1

. Basic Gates1) 실험목적1. Logic gates의 이해2. Logic 회로 구성 법칙의 이해- Boolean equation의 이해- De Morgan의 법칙 이해2 ... ) 실험이론· 기본 Logic gates에는 AND, OR, NOT, BUFFER가 있으며, 기본 gate의 확장으로는 NAND, NOR, XOR, XNOR 가 있다.· 가해지는 전압 ... (Boolean Algebra Equation): 입출력값의 문자와 기본 연산자들을 이용하여 Logic gate를 표현하는 식( AND: · (dot), OR: + (plus

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
[논리회로실험] 실험1. Basic Gates 결과보고서

및 결과* 실험 1-1 : 3-input AND, OR gate1) 실험 과정- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.- 다이오드의 발광여부를 통해 ... 진리표를 검증한다.- 위 과정을 마쳤으면 3-input OR gate에 대해 반복한다.2) 실험 결과AND gate의 실험결과ABCL1L20 ... 기본적인 Logic gate들을 설계하고 각각의 gate들의 입력에 따른 출력 결과에 대해 간단히 학습했다. 3-input의 결과는 어떻게 될지 학습을 토대로 예상해본 후 실험

리포트 | 5페이지 | 1,000원 | 등록일 2023.05.27

다운로드 장바구니
판매자 표지

Semiconductor Device and Design - 8_

implementing Half-adder ■ Exclusive or gate2. Method of implementing Half-adder ■ And gate2. Method of ... proximity to each other. Ciss is the input capacity . Gate – Source-to-Source Cgs and Gate-to-Drain Cgd c ... implementing Half-adder ■ Half-Adder logical circuit3. Layout of the full-adder ■ full-adder logic

리포트 | 18페이지 | 2,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ결과리포트Lab-01 Design with TTL gates작성일: 20.09.131. 실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR ... 되고 일반적인 GATE 구성은 아래와 같다.이번 실험에서 사용하는 7432, 7486, 7408 모두 위와 같은 GATE 구성을 따른다. 즉, 1,2입력 - 3출력 / 4,5입력 - 6 ... 가 입력서 편리하다.- TTL과 CMOS의 입력 및 출력 전압, 전류에 대하여 조사하시오.TTL 입력부의 경우 0V~0.8V까지가 LOGIC 0에 해당하고 0.8V~2.0V

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

Term_Project_보고서_1조

고 overflow를 잡기 위하여 7408(and gate)와 7432(or gate)를 사용하여 2번째 74283(FULL ADDER)에 넣어주었다. 3 input or gate의 소자 ... Term ProjectSubject : 기초전자회로 및 실험 1 Theme : ALUs (Arithmetic logic units)를 이용한 n-bit 계산기 설계담당교수학 번 ... 및이 름학 과전자공학과ALUs (Arithmetic logic units)를 이용한 6-bit 계산기 설계0. 요약 (Abstract)이번학기 프로젝트의 주제는 ALUs

리포트 | 7페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
서울시립대 전전설2 Lab-02 예비리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ예비리포트Lab-02 Schematic Design with Logic Gates작성일: 20.09.131. 실험목적Xilinx ISE Design ... 이다. AND/OR Gate의 조합 논리로 이루어진 CPLD와 달리 FPGA는 LUT(Look up table)와 D Flip-Flop으로 이루어진 기본 셀의 집합으로 이루어져있 ... Suite를 이용하여 digital logic을 schematic으로 설계하는 실험이다. ISE가 제공하는 다양한 Logic gate symbol을 사용해 회로를 설계하고 최종

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
논리 게이트 및 부울 함수 구현 회로실험 예비보고서(고찰 포함)A+

')로 표현 가능- 연산자 우선 순위 : NOT > AND > OR3) 부울 함수(Boolean Function)- ex) 부울 값을 가지는 논리 변수의 input에 따라 논리값 ... 표현식을 이용.4) 게이트 로직(Gate Logic)- 게이트(Gate) : 부울 함수를 실행하는 물리적인 장치(device)- 게이트 로직 : 논리 게이트를 이용하여 부울 함수 ... 예비보고서논리 게이트 및 부울 함수의 구현목적AND, OR, NOT, NAND, NOR, XOR, XNOR 의 논리 함수 개념과 Gate의 구조 및 기능을 습득한다.부울 대수

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2022.11.14 | 수정일 2024.04.19

다운로드 장바구니
논리회로설계실험 2주차 XNOR gate 설계

= 0을 출력하게 구현하였다.3.3 Gate-Level modelingGate-Level logic은 앞서 살펴본 Boolean expression을 바탕으로 하여 AND, OR ... 를 구현하는 3가지 방식인 Behavioral modeling, Gate-level modeling, Dataflow modeling을 이용하여 XNOR gate를 구현하는 것이 ... 의 Truth Table과 일치함을 확인할 수 있다.과제 조건에서 언급하였듯, AND, OR, NOR gate만을 사용하여 설계할 수 있다. AA’와 A’B’를 구현하기 위한 AND

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기