"패리티 검사"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

패리티 검사기 해밍코드 정보통신개론과제 컴퓨터활용능력 컴퓨터구조 요약 컴퓨터 구조론 6장 Exclusive OR 응용 ldpc

EasyAI “패리티 검사” 관련 자료

+패리티검사기 설계 결과보고서등록일 2021.04.16 | 총 631자 | 3페이지 | 2,000원
+비교기, 보수기, 패리티 검사기 설계등록일 2020.11.15 | 총 4,365자 | 19페이지 | 1,500원

외 151건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"패리티 검사" 검색결과 1-20 / 356건

저밀도 패리티 검사부호의 복호 알고리즘에 따른 성능 비교 분석 (Analysis of Performance according to LDPC Decoding Algorithms)

알고리즘의 성능 차이의 원인을 분석하고 그 결과로 성능 차이의 원인이 패리티 검사행렬 내부의 사이클을 구성하는 비트노드들의 확률 값을 갱신할 때 알고리즘에 따른 갱신 과정의 차이에있

논문 | 7페이지 | 무료 | 등록일 2025.07.15 | 수정일 2025.07.20

다운로드
이동 멀티미디어 통신 시스템을 위한 구조적인 저밀도패리티검사 부호 (Structured LDPC Codes for Mobile Multimedia Communication Systems)

부호들을 요구한다. 또한 소형의 이동 단말기를 위하여 가능한 한 낮은 복잡도를 가지는 것이 바람직하다. 일반적으로 여러 저밀도패리티검사(low-density parity-check ... 하는 모든 패리티검사행렬을 저장해야하는 비효율성을 가진다. 최근 효율적으로 가변 부호율및 길이를 가지는 구조적인 LDPC 부호들이 많이 연구되고 있다. 따라서 본 논문에서는 여러 구조

논문 | 5페이지 | 무료 | 등록일 2025.07.15 | 수정일 2025.07.20

다운로드
패리티검사기 설계 결과보고서

디지털시스템 설계 실습 9주차 결과보고서학과전자공학과학년3학번성명※패리티 검사기 설계1.짝수 패리티 비트가 포함된 8비트를 입력받아 오류가 없으면 ‘0’을 출력하고, 오류가 발생 ... 하면 ‘1’을 출력하는 패리티 검사기를 VHDL로 설계하라.핀 할당2. 설계된 패리티 검사기를 컴파일하고 시뮬레이션하라. 시뮬레이션 입력을 패리티 발생기에서 만든 8비트로 했을 때 ... 의 결과를 표에 넣고 시뮬레이션 결과를 나타내라.입력 데이터결과시뮬레이션 결과00*************110110100100111111110고찰이번 실험은 패리티검사기를 만드

리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29

다운로드 장바구니
소실 채널에서 RS, 터보 및 저밀도 패리티 검사부호의 성능 분석 (Performance Analysis of RS, Turbo and LDPC Code in Erasure Channels)

본 논문에서는 이진 대칭 소실 채널에서 평균 소실 길이에 따른 RS 부호, 터보부호 및 저밀도 패리티 검사부호의 성능을 비교 분석한다. RS 부호는 심벌 단위로 복호가 이루어지 ... 와는 달리 터보부호는 소실 길이가 증가하면 메시지와 연관된 정보를 가진 다수의 심벌들이 함께 소실되므로 반복복호를 수행하더라도 성능이 개선되지 않는다. 저밀도 패리티 검사부호는 평균 소실 ... 길이가 변하더라도 현격한 오류 성능의 차이가 없는 것으로 나타났다. 이는 저밀도 패리티 검사부호의 복호과정에서 발생하는 가상 인터리빙 효과에 의한 것으로 분석된다. 이로 인하

논문 | 10페이지 | 무료 | 등록일 2025.07.15 | 수정일 2025.07.20

다운로드
LDPC 부호화된 MIMO 시스템을 위한 패리티 검사 기반 반복 간섭제거 기법 (Parity Check Based Iterative Interference Cancellation Scheme for LDPC Coded MIMO Systems)

본 논문은 LDPC 부호화된 MIMO 시스템을 위한패리티 검사 기반 반복 간섭제거 기법을 제안한다.제안 기법은 반복적인 복호 및 간섭제거 과정을 수행하며, 이 때 매 반복 과정 ... 의 복호 과정 이후 패리티검사식을 만족하는 체크 노드의 비율이 사전 설정된문턱값 이상인 부호어들만을 간섭제거 과정에 활용한다. 모의실험을 통해 제안 기법이 기존 기법 대비 높

논문 | 3페이지 | 무료 | 등록일 2025.07.15 | 수정일 2025.07.20

다운로드
해양 위성 통신을 위한 프로토그래프 기반 블록 저밀도 패리티 검사 부호 설계 (Protograph-Based Block LDPC Code Design for Marine Satellite Communications)

한국통신학회 전기준, 고병훈, 명세창, 이성로, 김광순

논문 | 6페이지 | 무료 | 등록일 2025.04.12 | 수정일 2025.05.09

다운로드
비교기, 보수기, 패리티 검사기 설계

Gate③ 1비트 비교기④ 보수기⑤ 패리티 검사기2. 실험 목적XOR Gate의 사용법과 기본논리 동작을 이해하고 실험을 통해 동작 특성(진리표)을 확인한다.XOR Gate를 이용 ... 하여 비교기, 보수기, 패리티 검사기를 구성할 수 있다.실험 결과를 바탕으로 검토의 실험을 할 수 있고 각 실험의 특성을 자세히 알 수 있다.3. 실험 기구● 브레드보드IC칩과 도선 ... ) 출력 LED W, Y는 High(1)로 나온다.⑤ 패리티 검사기의 원리XOR Gate 4개를 이용한 보수기이다.패리티의 종류는 even : 1의 개수를 짝수로 만들어주고odd

리포트 | 19페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

다운로드 장바구니
저밀도 패리티 검사부호에서 오류마루 감소를 위한 수정 합-곱 알고리즘 (A Modified Sum-Product Algorithm for Error Floor Reduction in LDPC Codes)

한국통신학회 유석근, 강석근, 주언경

논문 | 9페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28

다운로드
블록 저밀도 패리티 검사 부호 설계를 위한 테너 그래프 기반의 저복잡도 순환 주기 탐색 알고리즘 (Tanner Graph Based Low Complexity Cycle Search Algorithm for Design of Block LDPC Codes)

보다 훨씬 낮은 복잡도로 행렬 저장 공간을 절약하면서 좋은 성능의 패리티 검사 행렬(parity checkmatrix)을 만들 수 있다. In this paper, we propose a

논문 | 6페이지 | 무료 | 등록일 2025.07.15 | 수정일 2025.07.20

다운로드
유클리드 기하학 기반의 넓은 둘레를 가지는 준순환 저밀도 패리티검사 코드 (Quasi-Cyclic Low-Density Parity-Check Codes with Large Girth Based on Euclidean Geometries)

이 논문은 유클리드 기하학과 Circulant Permutation Matrices에서 병렬 구성을 기반으로 하는 Quasi-cyclic Low-density parity-check (QC-LDPC) 코드의 생성을 위한 하이브리드한 접근방식을 나타낸다. 이 방법으로 생..

논문 | 7페이지 | 무료 | 등록일 2025.07.01 | 수정일 2025.07.05

다운로드
판매자 표지

<디지털회로실험> 멀티플렉서와 디멀티플렉서, 패리티발생기와 검사기

한다.실험3, 4)?패리티 발생기와 검사기의 개념을 파악하고 구성 방법을 익힌다.2. 실험 과정실험 1)- 그림과 같이 회로를 결선한 후 출력 핀에 LED와 저항 330Ω을 연결 ... 짝수 패리티 발생기/검사기- 그림과 같이 회로를 결선하고, Clock은 함수발생기의 Sync 출력을 이용하며 주파수는 1Hz로 설정한다.- 이때, PRE과 CLR 모두 0의 신호 ... 300000010111010111110실험 4) 2-비트 짝수 패리티 발생기/검사기 출력패리티 발생기패리티 검사기BA패리티SW1연결 데이터L4(패리티 에러

리포트 | 7페이지 | 2,000원 | 등록일 2023.10.24

다운로드 장바구니
디지털 시스템 설계 및 실습 패리티검사기 설계 verilog

1. 실습목적패리티 비트는 데이터 전송 도중 오류가 발생했는지 검사하는 데 사용된다. 수신측에서는 송신 측에서 전송한 데이터에 대해 데이터에 포함된 ‘1’의 개수를 카운트 ... 하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용되는 패리티 비트에 대해 알아본다.2. 코드1) Parity.vmodule Parity(data_in ... #50; data_in = 9'b101000101;#100;endendmodule3. 실습과정 & 실습화면4. 검사한 데이터입력데이터결과000*************001000000100111010000010101000011111000000101010001011

리포트 | 3페이지 | 1,500원 | 등록일 2020.11.02

다운로드 장바구니
부경대 전자공학과 디지털시스템설계 기말1(패리티 검사기)

[시험과제 04] 패리티 검사기 설계[수행 및 제출(1)]짝수 패리티 비트가 포함된 8비트를 입력받아 오류가 없으면 ‘0’을 출력하고 오류가 발생하면 ‘1’을 출력하는 패리티 ... 검사기를 VHDL로 설계하시오.library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;entity parity

리포트 | 4페이지 | 4,000원 | 등록일 2022.02.05 | 수정일 2023.12.07

다운로드 장바구니
시공간 비트 인터리브된 부호화 변조 시스템에서 최대 다이버시티를 달성하기 위한 준순환 저밀도 패리티 검사 부호의 생성 연구 (Study on the Construction Method of QC LDPC Codes in ST-BICM Systems for Full Diversity)

본 논문에서는 시공간 비트 인터리브된 부호화 변조 시스템에서 최대 다이버시티를 가지기 위한 준순환 저밀도 패리티 검사 부호의 설계 방안을 제안한다. 제안된 부호가 최대 다이버시티 ... 비트 인터리브된 부호화 변조 시스템 내의 준순환 저밀도 패리티 검사부호에 활용하기 위한 방법을 기술한다. In this paper, design of quasi-cyclic(QC

논문 | 6페이지 | 무료 | 등록일 2025.07.01 | 수정일 2025.07.05

다운로드
코드집합 분할 방식의 확장 m-시퀀스 기반 정진폭 멀티코드 대역확산 통신 시스템을 위한 개선된 패리티 검사 기반 수신기에 관한 연구 (A Study on the Improved Parity Check Receiver for the Extended m-sequence Based Multi-code Spread Spectrum System with Code Set Partitioning and Constant Amplitude Precoding)

한다. 코드집합 분할 방식을적용한 확장 m-시퀀스 기반 시스템에서 정진폭 부호화를 위해 송신기에서 추가로 전송하는 동반 코드를 수신기에서 검출하여 다른 코드와 함께 패리티 검사를 함 ... 으로써 코드검출 오류를 보정하여 비트오율 성능을 개선시킬 수 있다. 본 논문에서는 기존에 제안된 패리티 검사 기반 수신기에 비해 비트오율 성능이 우수한 개선된 패리티 검사 기반 수신

논문 | 11페이지 | 무료 | 등록일 2025.07.15 | 수정일 2025.07.20

다운로드
디시설 - 패리티 발생기, 검사기 설계

결과 보고서( 패리티 발생기, 검사기 설계 )제목패리티 발생기, 검사기 설계실습 목적패리티 비트는 데이터 전송 도중 오류가 발생했는지 검사하는 데 사용된다. 수신 측에서는 송신 ... 측에서 전송한 데이터에 대해 데이터에 포함된 ‘1’의 개수를 카운트하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용되는 패리티 비트에 대해 알아본다 ... ’, 짝수이면 ‘0’이 나오게 함으로써 짝수패리티 발생기를 정상적으로 구현하였고, 동작을 확인하였다.패리티 검사기 VHDL 코드- 코드 주요 내용Procedure

리포트 | 6페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
서버에서 클라이언트 패리티비트 검사

에서 받은경우첫 번째는 에러없이 받은 경우이다.1이 7개이므로 8번째에 패리티 1이 오고 0이 7개인 경우는 마지막에 0이 온다.2 번째는 하나의 에러가 발생한 경우이다.2번째 7개

리포트 | 8페이지 | 1,000원 | 등록일 2011.07.13

다운로드 장바구니
논리실험 (패리티 발생기와 검사기)

◈제목- 패리티 발생기와 패리티 검사기◈실험 목적(!) 패리티 발생기(Parity Generator)와 패리티 검사기(Parity checker)의 제약 조건과 쓰임, 동작 ... 하여야 한다. 이러한 전송 오류에 대처하는 방법은 오류의 발생빈도를 파악하여, 그 빈도가 작으면 오류 탐지 시 그 정보를 재전송하여 해결한다.패리티 검사란 2진 정보의 전송 시 발생 ... 를 포함한 정보가 전송되면, 수신측에서는 수신한 정보의 오류를 검출하기 위해 패리티 비트를 검사한다. 검사된 패리티 비트와 수신된 패리티 비트가 서로 다르면 수신한 정보에 오류가 있

리포트 | 3페이지 | 1,000원 | 등록일 2008.09.19

다운로드 장바구니
[회로실험] 패리티 발생기와 패리티 검사기

실험6. 패리티 발생기와 패리티 검사기1. 실험목적(1) 패리티 발생기(Parity Generator)와 패리티 검사기(Parity checker)의 제약조건과 쓰임, 동작 ... 면 수신된 정보는 오류(error)라는 것을 판정하는것이다.(2) 패리티 발생기 & 패리티 검사기- 디지털 시스템에서 여러 개의 비트로 구성된 2진수의 신호들이 전송되는 과정 ... 고,수신측에서 패리티를 검사하는 회로를 패리티 검사기(Parity Checker)라고 한다.① 패리티 발생기- 홀수 패리티 비트를 이용하여 3비트의 정보를 전송하는 경우를 생각해보

리포트 | 4페이지 | 1,000원 | 등록일 2003.06.09

다운로드 장바구니
패리티 발생기와 패리티 검사기

4비트 패리티 발생기

리포트 | 2페이지 | 무료 | 등록일 1999.10.28

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기