"패리티"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

해밍코드 crc 디지털공학실험 atmega128 패리티 검사기 정보통신개론 컴퓨터활용능력 RAID ATMEGA128 연습문제

EasyAI “패리티” 관련 자료

+짝수 패리티 및 CRC 계산등록일 2023.10.08 | 총 1,780자 | 4페이지 | 4,500원
+패리티검사기 설계 결과보고서등록일 2021.04.16 | 총 631자 | 3페이지 | 2,000원

외 416건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"패리티" 검색결과 1-20 / 999건

퍼셉트론형 신경회로망에 의한 패리티판별 (Parity Discrimination by Perceptron Neural Network)

본 논문에서는 퍼셉트론형 신경회로망에 오차역전파 알고리즘을 사용하여 학습을 실시하여, N비트의 패리티판별에 필요한 최소의 중간유닛수의 해석에 관한 연구이다. 따라서 본 논문 ... 은 제안한 퍼셉트론형 신경회로망의 중간 유닛의 수를 변화시켜 N 비트의 패리티 판별 실험을 실시하였다. 본 시스템은 패리티 판별의 실험을 통하여 N 비트 패리티 판별이 가능하다는 것

논문 | 7페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
새로운 패리티 보존형 가역 논리게이트 (New Parity-Preserving Reversible Logic Gate)

This paper proposes a new parity-preserving reversible logic gate. It is a parity-preserving reversible logic gate, that is, the party of the outputs ..

논문 | 6페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
패리티체크 verilog 설계

제목패리티 검사기 설계실습 목적패리티 비트는 데이터 전송 도중 오류가 발생했는지 검사하는 데 사용된다. 수신 측에서는 송신 측에서 전송한 데이터에 대해 데이터에 포함된 ‘1 ... ’의 개수를 카운트하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용되는 패리티 비트에 대해 알아본다.실습 내용실습결과Verilog, VHLD설계1. 홀수 ... 패리티 비트가 포함된 8비트를 입력받아 오류가 없으면 ‘0’을 출력하고, 오류가 발생하면 ‘1’을 출력하는 패리티 검사기를 Verilog로 설계하라.ParityCheck.vtb

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니

(주)패리티 (보고서 10건)

대표자명	김사순	사업자번호	161-87-*****	설립일	2019-11-22
기업규모	중소기업	업종분류	기타 발전업
제공처

(주)패리티 (보고서 10건)

대표자명	조민규	사업자번호	372-87-*****	설립일	2022-05-04
기업규모	중소기업	업종분류	셔츠 및 블라우스 제조업
제공처

짝수 패리티 및 CRC 계산

REPORT멀티미디어통신-패리티 및 CRC 계산-담당교수 :수강과목 : 멀티미디어통신학 번 :이 름 :제출일자 :[과제]전송해야 할 데이터가 아래와 같다.1100 1100 ... 0110 0101a) 바이트 단위로 짝수 패리티 값을 구하시오.b) 생성다항식 x8 + x5 + x2 + 1을 사용하여 CRC 값을 구하시오.[풀이]a) 바이트 단위로 짝수 패리티 값 ... 을 구하시오.패리티 비트 검사(Parity Bit Check) 방식은 프레임의 각 단어 끝에 한 개의 비트를 추가시키고, 이 추가시킨 비트를 포함하여 단어 내에서 “1”의 비트수

리포트 | 4페이지 | 4,500원 | 등록일 2023.10.08 | 수정일 2023.10.11

다운로드 장바구니
광생성 반응에서 이종 강입자 펜타쿼크 세타의 패리티 (Parity of the exotic baryon pentaquark $Theta^+$ in the photoproduction)

한국물리학회 유병길

논문 | 11페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
신뢰 전파와 디스패리티 맵을 사용한 다관절체 사람 추적 (Articulated Human Body Tracking Using Belief Propagation with Disparity Map)

대한전자공학회 윤광진, 김태용

논문 | 9페이지 | 무료 | 등록일 2025.04.29 | 수정일 2025.05.15

다운로드
컬러 정보 및 영역 유사도 기반 디스패리티 맵 보정 방법 (Disparity Map Compensation Method based on Color Information and Region Similarity)

한국지능시스템학회 김은경, 김진용, 김성신

논문 | 7페이지 | 무료 | 등록일 2025.04.29 | 수정일 2025.05.15

다운로드
중소형 레이드를 위한 빠른 패리티 재동기화 기법 (A Fast Parity Resynchronization Scheme for Small and Mid-sized RAIDs)

재동기화 시간을 요구한다. 레이드에서는 데이터 블록과 패리티 블록이 일관성 있게 갱신되어야 하는데, 데이터를 기록하다가 정전이 되면 데이터 블록은 갱신되었는데 패리티 블록은 갱신 ... 되지 않거나 반대인 경우가 발생할 수 있다. 이렇게 부분적으로 갱신된 스트라이프를반드시 올바른 패리티로 갱신해야 하나 어떤 스트라이프에 이런 문제가 발생하였는지 찾기가 매우 어려웠 ... 다. 기존에는 전 저장공간을 검색하고오류 있는 스트라이프를 수정하는, 수 시간을 요구하는, 패리티 재동기화 방법이 사용되어 왔다. 본 논문은 중소형 레이드에서 낮은 오버헤드를갖

논문 | 8페이지 | 무료 | 등록일 2025.06.25 | 수정일 2025.06.28

다운로드
RAID를 위한 SSD 캐시: 데이터 캐싱과 패리티 갱신 지연 기법의 결합 (SSD Cache for RAID: Integrating Data Caching and Parity Update Delay)

하여 패리티 갱신 비용을 감소시키는 LeavO 캐시 기법이 제안되었으며, 본 논문에서는 데이터 캐시와 LeavO 캐시를 결합한 혼합 캐시기법을 제안한다. 특히 SSD 공간을 데이터 캐시

논문 | 7페이지 | 무료 | 등록일 2025.06.02 | 수정일 2025.06.06

다운로드
패리티검사기 설계 결과보고서

디지털시스템 설계 실습 9주차 결과보고서학과전자공학과학년3학번성명※패리티 검사기 설계1.짝수 패리티 비트가 포함된 8비트를 입력받아 오류가 없으면 ‘0’을 출력하고, 오류가 발생 ... 하면 ‘1’을 출력하는 패리티 검사기를 VHDL로 설계하라.핀 할당2. 설계된 패리티 검사기를 컴파일하고 시뮬레이션하라. 시뮬레이션 입력을 패리티 발생기에서 만든 8비트로 했을 때 ... 의 결과를 표에 넣고 시뮬레이션 결과를 나타내라.입력 데이터결과시뮬레이션 결과00*************110110100100111111110고찰이번 실험은 패리티검사기를 만드

리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29

다운로드 장바구니

패리티컴퍼니(주) (보고서 2건)

대표자명	신지원	사업자번호	743-81-*****	설립일	2022-02-08
기업규모	중소기업	업종분류	경영컨설팅업
제공처

해양 위성 통신을 위한 프로토그래프 기반 블록 저밀도 패리티 검사 부호 설계 (Protograph-Based Block LDPC Code Design for Marine Satellite Communications)

한국통신학회 전기준, 고병훈, 명세창, 이성로, 김광순

논문 | 6페이지 | 무료 | 등록일 2025.04.12 | 수정일 2025.05.09

다운로드
판매자 표지

코드 해석, 병렬 패리티, ASCII코드, BCD코드

코드 해석과 병렬 패리티과목명 : 디지털공학개론 이름 : 김성진제출일 : 10월 21일1. 서 론어떤 시스템에서 보기와 같이 ASCII 코드를 병렬 패리티(짝수) 신호를 수신 ... 했다.(패리티 비트)(패리티 워드)*************111100111001010011010100010100110011010100110111000표.1용어 이해1. ASCII 코드 ... Standard Institute)가 재정한 정보 교환용 미국 표준 코드이며 3비트 존(zone)과 4비트 디지트(digit)에 1비트의 패리티 비트를 추가하여 만든 8비트 코드이

리포트 | 10페이지 | 1,000원 | 등록일 2023.04.23

다운로드 장바구니
완전 차집합군으로부터 설계된새로운 불규칙 준순환 저밀도패리티 체크 부호 (New Irregular Quasi-Cyclic LDPC Codes Constructed from Perfect Difference Families)

한국통신학회 박호성

논문 | 3페이지 | 무료 | 등록일 2025.05.15 | 수정일 2025.05.22

다운로드
패리티 비트 요구량 모델링에 의한 분산 비디오의 고속 복호화 기법 (Fast Decoding Method of Distributed Video Based on Modeling of Parity Bit Requests)

한국정보통신학회 김만재, 김진수

논문 | 9페이지 | 무료 | 등록일 2025.04.18 | 수정일 2025.05.10

다운로드
저밀도 패리티 검사부호에서 오류마루 감소를 위한 수정 합-곱 알고리즘 (A Modified Sum-Product Algorithm for Error Floor Reduction in LDPC Codes)

한국통신학회 유석근, 강석근, 주언경

논문 | 9페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28

다운로드
비교기, 보수기, 패리티 검사기 설계

Gate③ 1비트 비교기④ 보수기⑤ 패리티 검사기2. 실험 목적XOR Gate의 사용법과 기본논리 동작을 이해하고 실험을 통해 동작 특성(진리표)을 확인한다.XOR Gate를 이용 ... 하여 비교기, 보수기, 패리티 검사기를 구성할 수 있다.실험 결과를 바탕으로 검토의 실험을 할 수 있고 각 실험의 특성을 자세히 알 수 있다.3. 실험 기구● 브레드보드IC칩과 도선 ... ) 출력 LED W, Y는 High(1)로 나온다.⑤ 패리티 검사기의 원리XOR Gate 4개를 이용한 보수기이다.패리티의 종류는 even : 1의 개수를 짝수로 만들어주고odd

리포트 | 19페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

다운로드 장바구니
패리티 비트와 해밍 코드의 비교(예제 포함) 설명

1. 패리티 비트(1) 패리티 비트의 정의와 사용방법패리티 비트란 정보의 전달 과정에서 오류가 발생하였는지 검사하기 위해 만든 코드로, 주로 컴퓨터 내부의 주 기억장치에서 사용 ... 된다. 서버급 컴퓨터의 주기억장치 중에서 패리티를 사용하는 메모리 모듈(ECC)을 찾아볼 수 있으며, 메모리에 저장하거나 전달할 데이터에 패리티를 붙여서 전송한다. 패리티 비트 ... 에는 두 가지 종류가 있 는데 하나는 짝수 패리티이고 또 다른 하나는 홀수 패리티이다. 짝수 패리티는 전체 패리티에서 1의 개수가 짝 수가 되도록 정하는 것이고, 홀수 패리티는 전체

리포트 | 3페이지 | 1,000원 | 등록일 2020.12.16

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기