"증폭기회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로 정리 다단 증폭기 연산증폭기 공통이미터증폭기 연산증폭기 기초 op-amp 적분기 피드백 증폭기 jfet와 증폭기

EasyAI “증폭기회로” 관련 자료

+27. 차동 증폭기 회로등록일 2021.12.14 | 총 2,846자 | 17페이지 | 1,000원
+[회로기초실험]연산 증폭기등록일 2024.01.28 | 총 2,010자 | 5페이지 | 2,000원

외 4,902건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"증폭기회로" 검색결과 1-20 / 10,918건

개선된 보상특성을 갖는 증폭기용 온도보상회로 (Thermal Compensation Circuit with Improved Compensation Characteristic for Power Amplifier)

한국전기전자학회 정영배

논문 | 5페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
W 대역 RF 집적회로를 위한 구동 증폭기 설계 (Design of Drive Amplifier for W-Band RFIC)

본 논문은 W 대역 RF 집적회로에 적용 가능한 구동 증폭기를 설계하였다. 설계된 증폭기는 높은 출력 전력을 가지기위해 차동 2단 공통-소스 구조로 설계되었으며, 증폭기의 안정도 ... 와 높은 이득을 위해 중성화 커패시터를 적용해 최적화하였다. 구동 증폭기는 검증을 위해 65-nm bulk CMOS 공정을 사용하여 제작되었다. 측정된 증폭기는 주파수 77∼88 ... GHz에서 입출력 반사 손실은 10 dB 이상이고, 최대 이득은 14.1 dB이다. 구동 증폭기는 1 V 전압에서 34 mW의 전력소모를 보였으며 OP1dB는 3.8 dBm이

논문 | 4페이지 | 무료 | 등록일 2025.07.05 | 수정일 2025.07.10

다운로드
27. 차동 증폭기 회로

27. 차동 증폭기 회로과 목: 전자회로설계 및 실험2담당교수:학 과: 전자공학과학 번:성 명:제 출 일: 21.11.16실험 목적•차동 증폭기 회로에서 DC전압과 AC전압 ... 이 반대이면, 출력에서 그 신호성분은 크게 증폭되지만, 동상(in phase)인 신호성분은 상쇄된다.차동증폭기 회로에서 직류 바이어스 해석을 하면교류해석을 하면단일입력 교류전압이득 ... , 직류전원 공급기, 4.3kΩ, 10KΩ, 20KΩ 저항, 2N3823 트랜지스터실험 과정 및 결과BJT 차동 증폭기의 DC 바이어스그림 27.1 회로의 어느 한 트랜지스터에 대해

리포트 | 17페이지 | 1,000원 | 등록일 2021.12.14

다운로드 장바구니
고조파 제거 회로를 갖는 전력 증폭기 설계에 관한 연구 (Realization of Power Amplifier Using a Harmonic Rejection Circuit)

본 논문에서는 마이크로스트립 구조의 고조파 제거 회로를 이용하여 900 MHz 1 W 전력 증폭기 설계에 관하여 연구하였다. 기존의 전력 증폭기들에는 고조파 제거를 위하여 여러 ... 형식으로 구현하였다. 구현된 전력 증폭기는 고조파 제거 회로를 부가하지 않았을 경우와 비교해서 24 dBc의 2차 고조파, 30 dBc의 3차 고조파의 감쇄 특성을 보였으며 ... 단의 집중 정수 소자를 이용한 필터를 사용함으로써 회로의 크기가 커지고, 사용되는 마이크로스트립 선로의 경우 주파수의 반복적인 특성만을 나타냄으로써, 비선형 회로들의 출력에 존재

논문 | 7페이지 | 무료 | 등록일 2025.07.16 | 수정일 2025.07.20

다운로드
저잡음 증폭기를 위한 새로운 구조의 검사용 설계회로 (A New Design-for-Testability Circuit for Low Noise Amplifiers)

대한전자공학회 류지열, 노석호

논문 | 10페이지 | 무료 | 등록일 2025.02.14 | 수정일 2025.02.15

다운로드
판매자 표지

[회로기초실험]연산 증폭기

가. 실험 개요연산 증폭기를 이용한 전압 증폭 측정 및 기본 회로를 구성나. 연산증폭기(Operational Amplifier)아날로그 계산기에서 수학적 ‘연산(operation ... 한 입출력을 가진 연산증폭기 회로를 구성할 수 있도록 해준다. 일반적으로 두 개의 입력이 같은 상태에서 출력 값이 ‘0’으로 떨어지는 순간까지 R_offset을 조정하여 사용 ... 짧은시간에 일어나 게 되므로 결국은 일정한 증폭도로 안정하게되며, 회로의 안정성을 부여한다.그림 2 증폭율 G를 -∞의 값으로 가정한 연산증폭기이상적인 연산증폭기의 특징을 살펴보

리포트 | 5페이지 | 2,000원 | 등록일 2024.01.28 | 수정일 2024.02.01

다운로드 장바구니
차동증폭기 (전자회로실험)

결과 보고서일 자조학 번이름제 목차동증폭기차동증폭기 회로실제 회로 구현1. 단일 입력 회로 구성V_{ c}-V _{EE}=9V 일 때V_{ c} 측정=>V_{ c}를 5V로 맞추 ... 프로 측정하지 못하여 시뮬레이션으로 대체)실험결과 25mV의 진폭을 가지고 위상이 180°차이나는 사인파v1,v2를 증폭기에 입력한 차동 모드 입력 일 때 Q1과 Q2의 컬렉터 ... -p}입력파형v1,v250mVV _{C`1} ,V _{C`2}32mVV _{OUT}0VV _{E}72mV실험결과 25mV의 진폭을 가지고 위상이 같은 입력v1,v2을 증폭기에 입력

리포트 | 6페이지 | 4,000원 | 등록일 2021.10.13

다운로드 장바구니
29. 선형 연산 증폭기 회로

29. 선형 연산 증폭기 회로과 목: 전자회로설계 및 실험2담당교수:학 과: 전자공학과학 번:성 명:제 출 일: 21.12.07실험 목적선형 연상 증폭기 회로에서 DC 전압 ... 과 AC 전압을 측정한다.연산 증폭기로 만든 다양한 증폭기의 전압이득을 계산한다.실험 이론반전 증폭기 회로위에서 왼쪽 회로는 반전증폭기 회로이고, 오른쪽 회로는 외부 저항을 포함한 실제 ... 연산증폭기의 교류 등가회로이다. 아래에서 왼쪽 그림은 외부 저항을 포함한 이상적인 연산증폭기의 교류 등가회로이고, 오른쪽은 그림은 다시 그린 교류 등가회로이다.이때 출력이 수십

리포트 | 12페이지 | 1,000원 | 등록일 2021.12.14

다운로드 장바구니
[전자회로] 07. 연산증폭기 응용회로 노트정리

시험자료 | 3페이지 | 1,500원 | 등록일 2021.08.31 | 수정일 2021.09.11

다운로드 장바구니
[전자회로] 05. 연산증폭기 노트 정리

시험자료 | 7페이지 | 3,000원 | 등록일 2021.08.27 | 수정일 2021.09.11

다운로드 장바구니
[전자회로] 03. FET 증폭기 노트 정리

시험자료 | 7페이지 | 2,500원 | 등록일 2021.08.26 | 수정일 2021.09.11

다운로드 장바구니
[전자회로실험] CB증폭기 및 CC증폭기

단자가 공통인 형태로 구성된다.베이스 증폭기의 Small Signal 이득을 구하기 위해서 다음과 같은 등가회로를 사용하며 이득은 다음식과 같다.크기는 공통 이미터 증폭기와 같 ... 이미터 증폭기에 비해 매우 작은것을 알 수 있으며 결과적으로 이는 공통 베이스 증폭기의 장점으로 작용한다.4 실험 회로■ 실험회로 1 : 이번 실험에서는 CC증폭기인 실험회로1만 실험 ... 실험7 : CC증폭기 및 CB증폭기1 실험 개요이 실험에서는 BJT를 이용한 기본 증폭기인 Common Collector Amplifier와 Common Base

리포트 | 11페이지 | 2,000원 | 등록일 2022.02.04 | 수정일 2022.05.25

다운로드 장바구니
전자회로설계 연산증폭기

의 입력전압과 출력전압의 측정값이다비반전 증폭기이므로 입력파형과 출력파형이 같은 모양의 파형을 가지고 있음을 확인하였다.E핀 2번의 전압을 오실로스코프를 이용하여 측정한 결과 499 ... B C 옴의 법칙을 이용하여 VR1=IR1(R1) -> IR1=90.65nA이고 마찬가지로 VR2=IR2(R2) -> IR2=69.05nA값이 나오게 되었다.C D회로 ... mV값이 측정됨을 확인했다.FRtest값 1MΩ을 회로에 추가한 결과 Vout값이 5.5Vpp값에서 5.47Vpp값으로 조금 변함을 확인했다.

리포트 | 11페이지 | 1,500원 | 등록일 2020.10.23 | 수정일 2021.04.15

다운로드 장바구니
판매자 표지

MOSFET 증폭기 회로 예비보고서

:BinData/image20.bmp..FILE:Contents/section0.xmlMOSFET 증폭기 회로1. 목적MOSFET를 사용한 소스 접지 증폭기의 바이어스 방법과 기본적인 특성 ... 해진다.그림 6-2는 소스 공통 증폭기의 기본 회로이다. 소스 공통 회로가 증폭기로 동작하려면 MOSFET가 포화 영역에서 동작해야 한다.그림입니다.원본 그림의 이름: CLP ... }를 구하라.4.3 소스 공통 증폭기1) 실험 회로 6-3의 회로를 구성하라.그림입니다.원본 그림의 이름: CLP000033f40002.bmp원본 그림의 크기: 가로 751pixel

리포트 | 10페이지 | 1,500원 | 등록일 2024.01.12 | 수정일 2024.07.12

다운로드 장바구니
정합회로 보상 방법을 이용한 S-밴드용 광대역 증폭기 연구 (Studies on S-band Broadband Amplifier using compensated matching network)

본 논문에서는 ETRI의 0.5 ㎛ MESFET 공정을 이용하여 광대역 MMIC 2단 증폭기를 설계 및 제작하였다. 정합회로에 의한 보상 방법(Compensated ... matching network)을 응용하여 2단 증폭기에서 첫 번째 단과 두 번째 단의 이득 특성이 서로 보상되도록 설계하여 광대역 특성을 얻을 수 있었으며, 일반적인 광대역 증폭기가 넓 ... 역 증폭기의 측정결과, 1.1∼2.8 GHz의 대역폭을 가졌으며 S21 이득은 11.1±0.3 dB를 얻었다. 전력 특성의 경우 2.4 GHz에서 입력전력이 4 dBm일 때 P1

논문 | 6페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
AIS용 전력 증폭기 모듈의 새로운 출력 제어 회로 설계 및 제작 (The Novel Control Circuit Design and Implementation for an AIS Power Amplifier Module)

크기의 20 % 이내로 도달하도록 하는 동작 성능을 요구한다. 본 논문에서는 이와 같은 AIS의 송신 출력 특성에 부합할 수 있도록 전력 증폭기 모듈에 적절한 궤환 회로를 제안 ... )는 운용 방식(Low setting, High setting)에 따라 서로 다른 송신 출력 크기를 가지며, 1 ms(Transmitter Setting Time)안에 각각의 최종 출력

논문 | 7페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
Ka 대역 위성통신 하향 링크를 위한 GaN 전력증폭기 집적회로 (GaN HPA Monolithic Microwave Integrated Circuit for Ka band Satellite Down link Payload)

본 논문은 Ka대역 위성통신 탑재체의 하향링크대역인 주파수 19.5GHz∼22GHz대역에서 사용가능한 8W급 전력증폭기를 3단으로 설계 및 제작하여 특성 평가한 과정을 기술 ... 하였다. 제작된 전력증폭기 GaN MMIC는 3단으로 구성된 HEMT(High Electron Mobility Transistor)들로 이루어 졌으며 증폭기의 첫 번째단 게이트 폭은 8 ... ×50×2um, 두 번째단 게이트 폭은 8×50×4um, 마지막단인 출력단의 게이트 폭은 8×50×8um의 구조로 이루어 졌다. 0.15um GaN 공정으로 제작된 전력증폭기

논문 | 6페이지 | 무료 | 등록일 2025.07.05 | 수정일 2025.07.10

다운로드
고효율 전력증폭기 설계를 위한 새로운 고조파 조절 회로 기반의 입출력 정합 회로 (In/Output Matching Network Based on Novel Harmonic Control Circuit for Design of High-Efficiency Power Amplifier)

대한전자공학회 최재원, 서철헌

논문 | 6페이지 | 무료 | 등록일 2025.03.02 | 수정일 2025.03.06

다운로드
연산증폭기 기초회로 결과레포트

이론을 이해하고 실험을 통해 회로의 동작과 특성을 확인했다. 반전 증폭기, 비반전 증폭기 실험에서는 출력 DC 레벨이 0에 가까운 값이 나오고 전압이득과 위상에 어떤 특징이 있 ... 실험결과&측정값■ 반전 증폭기 (1V, 1kHz)출력 DC 전압 (측정값, 이론 값) = 0.0012V, 0V이유= 이상적인 내부 연산증폭기에 입력 오프셋이 없는 경우 출력 DC ... 전압이 0이 되지만 실제 연산증폭기는 오프셋 전압 VOS이 양 또는 음으로 수십 mV 존재하므로 출력전압이 정확히 0이 되지 않는다.고찰본 실험에서는 연산증폭기의 기본

리포트 | 7페이지 | 1,500원 | 등록일 2021.12.18

다운로드 장바구니
연산증폭기 응용회로 예비레포트

1. 실험제목연산증폭기 응용 회로2. 실험목표본 실험에서는 여러 가지 연산증폭기 응용 회로의 구성 및 동작을 살펴보고 SPICE 시뮬레이션과 실험을 통해 각 회로의 동작을 이해 ... 하도록 한다.3. 실험장비 및 부품장비: DC 전원공급기, 멀티미터, 함수발생기, 오실로스코프부품: 연산증폭기 (uA741), 다이오드(1N4148), 저항(1kΩ, 2.2kΩ, 9kΩ, 10kΩ, 50kΩ, 100kΩ), 캐패시터( 1nF, 100nF, 47uF)

리포트 | 10페이지 | 1,500원 | 등록일 2021.12.18

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기