"베릴로그알람시계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 베릴로그 시계 전전설2 project verilog stopwatch

판매자 표지는 다운로드시 포함되지 않습니다.

"베릴로그알람시계" 검색결과 1-4 / 4건

[전자전기컴퓨터설계실험2] Verilog를 이용한 디지털 시계 (알람, 스탑워치, LED 기능 포함)

//Digital_Clock.vmodule Digital_Clock(RESETN, CLK, LCD_E, LCD_RS, LCD_RW, LCD_DATA, PIEZO, BUS, BUT, LED);input RESETN, CLK;input [7:0] BUS; // BUS_SW..

리포트 | 81페이지 | 5,000원 | 등록일 2020.09.07

다운로드 장바구니
Verilog(베릴로그) 이용한 시계 설계

%9d%b4%ec%9a%a9%ed%95%9c-%ec%8b%9c%ea%b3%84-%ec%84%a4%ea%b3%84/베릴로그를 이용하여 설계한 시계 입니다.프로그래밍 자료는 받아도 사용 ... 를 하자면,시계 기능 + 알람 기능이 있습니다. 알람시간이 되면 10초동안 LED 가 ON 됩니다.Push 버튼을 이용 하여 Mode 를 변경 할 수 있습니다.총 6 가지 Mode ... 가 있습니다.1. 시계 (run)2. 현재 시간(hour) 설정 (inc_in 버튼을 누르면 1씩 증가합니다)3. 현재 분 설정 (inc_in 버튼을 누르면 1씩 증가합니다)4

리포트 | 5,000원 | 등록일 2009.12.26

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (10) Final Project

Watchpost-lab reportⅠ. 서론11. 실험 목적본 보고서에서는 베릴로그 HDL과 FPGA를 사용하여 디지털 시계를 설계한다. 이 디지털 시계는 [표 1]의 필수 동작과 선택 ... .1. 한국 시간 (12)4.2. 스톱워치 (13)4.3. 달력 (13)4.4. 알람과 타이머 (14)4.5. 세계 시간 (14)Ⅲ. 결론 (14)Ⅳ. 참고문헌 (15)※ 이 보고서 ... 동작을 구현해야 하며, 실제 장치에 연결하여 소스코드의 내용과 디지털 시계의 동작 일치 여부를 확인한다.1)Text LCD를 사용2)기본적인 디지털 시계 기능□ 시/분/초를 표현

리포트 | 110페이지 | 10,000원 | 등록일 2019.10.13 | 수정일 2021.04.29

다운로드 장바구니
HDL을 사용한 디지털 클럭 코드

(1) 프로젝트 목표-디지털 시스템인 디지털 시계, 알람기, 스톱워치를 각각의 특성을 바르게 이해하고 Verilog HDL을 사용하여 설계한다.(2) 프로젝트 내용-디지털 시계 ... , 알람기, 스톱워치 총 3가지를 각각의 특성에 맞게 설계한다.-디지털 시계·시간 세팅, 스톱워치와 알람기 작동시에도 시계 동작, 오전/오후의 구분 등 일반적인 시계의 특성을 구조 ... 화하여 설계.·디지털 시계는 탑모듈에서 설계하며, 이때의 탑모듈은 알람기와 스톱워치를 포함하는 모듈·일반적인 시계의 기능을 함과 동시에 시간세팅 및 스톱워치나 알람의 기능을 불러오

리포트 | 20페이지 | 2,500원 | 등록일 2013.01.20

다운로드 장바구니

파워링크

신청하기