"덧셈기(Adder)"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 가감산기 전가산기 BCD 가산기 덧셈회로 전가산기 고찰 FPGA 게임 4bit adder 회로 설계 Full Adder 16bit adder

EasyAI “덧셈기(Adder)” 관련 자료

+전자공학 실험 덧셈회로 adder 결..등록일 2018.06.07 | 총 1,920자 | 4페이지 | 2,000원
+full adder를 사용한 덧셈 뺄..등록일 2009.11.01 | 총 1,635자 | 4페이지 | 1,000원

외 209건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"덧셈기(Adder)" 검색결과 1-20 / 421건

고정계수 곱셈을 위한 비트패턴 전용덧셈기 설계 (Design of Bit-Pattern Specialized Adder for Constant Multiplication)

한국정보통신학회 조경주, 김용은

논문 | 6페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28

다운로드
양자 덧셈기를 활용한 양자 비교기 회로 구현방안 (Circuit Implementation of Quantum Comparator Using a Quantum Adder)

한국통신학회 강유진, 허준

논문 | 5페이지 | 무료 | 등록일 2025.04.11 | 수정일 2025.05.09

다운로드
팬 아웃이 고정된 carry increment 덧셈기 설계 방법 (The Design of carry increment Adder Fixed Fan-out)

대한전자공학회 김용은, 정진균

논문 | 5페이지 | 무료 | 등록일 2025.04.11 | 수정일 2025.05.09

다운로드
에지완료 검출을 이용한 클럭이 없는 CMOS 웨이브파이프 라인 덧셈기 설계 (CMOS Clockless Wave pelined Adder Using Edge-Sensing Completion Detection)

한국전기전자학회 안용성, 강진구

논문 | 5페이지 | 무료 | 등록일 2025.04.11 | 수정일 2025.05.09

다운로드
고비도 공개키 암호화 프로세서에 적합한 이진 덧셈기의 구조 연구 (Design of a Binary Adder Structure Suitable for High-Security Public Key Cryptography Processor)

한국정보통신학회 문상국

논문 | 4페이지 | 무료 | 등록일 2025.04.11 | 수정일 2025.05.09

다운로드
가상 캐리 예측 덧셈기와 PCI 인터페이스를 갖는 분할형 워드 기반 RSA 암호 칩의 설계 (A Scalable Word-based RSA Cryptoprocessor with PCI Interface Using Pseudo Carry Look-ahead Adder)

대한전자공학회 權宅元, 최준림

논문 | 8페이지 | 무료 | 등록일 2025.02.25 | 수정일 2025.03.06

다운로드
판매자 표지

실험9 덧셈 회로 (ADDER) 결과보고서 A+ 레포트

실험 4는 실험 3의 회로의 B1, B2, B3, B4에 TTL IC 7486 XOR gate를 연결하여 위의 사진처럼 뺄셈회로를 만 들었다. 이론적으로 뺄셈회로는 A

리포트 | 3페이지 | 2,000원 | 등록일 2023.11.15

다운로드 장바구니
전자공학 실험 덧셈회로 adder 결과 보고서

실험 9. 덧셈회로1. half adderABCS0*************10위 표에서 반 가산기의 합과 자리올림에 대한 논리식이다합= A+B 이므로 2진수 덧셈 규칙과 불 대수 ... 두 자리 이상 덧셈을 할시 아래 자리에서 올라온 자리올림을 함께 덧셈하여 두 자리의 합을 계산하고, 자리올림은 다음 자리에서 함께 계산되도록 하여야 한다 이렇게 2 자리 수 ... 를 자리올림과 함께 더하는 것을 Full adder라고 한다3. 4bit binary adderCarryDataADataBOUT PUT SCC0a4a3a2a1b4b3b2b1s4s3s2s

리포트 | 4페이지 | 2,000원 | 등록일 2018.06.07

다운로드 장바구니
full adder를 사용한 덧셈 뺄셈

full adder를 사용한 덧셈 뺄셈본 실험에서는 전가산기와 전전가산기를 사용하여 덧셈기, 뺄셈기를 만들어 보았다. 전가간기는 3개의 입력 비트들의 합을 계산하는 조합회로이 ... 에 대한 맵- 전감산기는 바로 전 낮은 단 위치의 디지트에 빌려 준 1을 고려하면서 두 비트들의 뺄셈을 수행하는 조합 회로이다. 이 회로는 3개의 입력과 2개의 출력을 가진다. x

리포트 | 4페이지 | 1,000원 | 등록일 2009.11.01

다운로드 장바구니
VHDL을 활용한 4비트 Ripple Carry Adder(덧셈기) 프로젝트

(1) 1bit-RCA Truth TablexiyicisiCout0*************00110110010101011100111111(2) SOPs canonical form① Si = ai'bi'ci+ai'bici'+aibi'ci'+aibici= (ai'bi'+a..

리포트 | 7페이지 | 1,000원 | 등록일 2012.03.20

다운로드 장바구니
실습 9. 4-bit Adder 회로 설계 예비보고서

기?순차 회로(또는 순차 논리 회로): 순차 회로는 이전 입력값의 영향을 받아 출력값이 결정된다는 점에서 차이- 기억소자반가산기는 가장 기본적인 덧셈 연산을 하는 장치입니다. 2 ... 입력 2출력 구조로, 두 입력값을 더하여 자리 올림 수(carry)와 덧셈 결과(sum)를 출력이에 따라 식을 세우면 c=xy, s=x'y+xy'=x?y입니다. XOR가 덧셈 연산 ... 실습 9. 4-bit Adder 회로 설계9-1. 실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-2. 실습준비물부품저항 330Ω

리포트 | 5페이지 | 2,000원 | 등록일 2022.09.19

다운로드 장바구니
판매자 표지

Term_Project_보고서_1조

)?Floating??(b) 그림?0V (Low)??+5V (High)?2)덧셈5비트의 입력을 받아 덧셈 기능을 하는 회로를 구현하였다. BCD adder를 사용하여 우리가 구현하고자 하 ... 에 구현하기 위하여 74184(BCD-to-Binary), 74283(Full adder), 7486(xor gate), 74185(Binary-to-BCD)를 사용하여 덧셈과 뺄셈 ... (Arithmetic logic units)를 이용한 n-bit 계산기 설계로 6-bit 입력을 구현하고 최대한 많은 연산을 구현하고자 하였다. 6비트 덧셈 계산기를 제작하였다. 7 s

리포트 | 7페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 4주차

분석 및 고찰결론참고 문헌1. 실험 목적- Xilinx ISE 프로그램에서 Verilog를 이용하여 연산회로를 설계하고 프로그래밍 해본다.2. 배경 이론- 연산회로(1) 덧셈 ... : 2진수의 덧셈은 10진수의 덧셈과 하는 방법이 같다.(2) 곱셈 : 2진수의 곱셈은 10진수의 곱셈과 하는 방법이 같다.(3) 나눗셈 : 2진수의 나눗셈은 10진수의 나눗셈과 하 ... 시킨 회로).(3) 4비트 가산기 : 전가산기가 1비트의 값을 더한 가산기라면, 멀티 비트 가산기(Multi-Bit Adder)인 4비트 가산기를 설계하여 보자.(4) 감산기 : 두 개

리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
차분 전력분석 공격에 안전한 논리 게이트 및 SEED 블록 암호 알고리즘과 SHA-1 해쉬 함수에의 응용 (DPA-Resistant Logic Gates and Secure Designs of SEED and SHA-1)

알려져 있다. 그러나 마스킹 방법을 산술 덧셈기와 같은 비선형 함수에 적용하는 것은 쉽지 않다. 본 논문은 이러한 마스킹 방법을 산술 덧셈기에 효율적으로 적용하는 새로운 방법 ... 한 기본 게이트들의 조합으로 산술 덧셈기를 구성함으로써 산술 덧셈기에 적용 가능한 새로운 마스킹 방법을 제시한다. 제안된 방법의 응용으로서 본 논문은 SEED 블록 암호 알고리즘 ... masking method to non-linear functions, especially, to arithmetic adders. This paper proposes simple and

논문 | 10페이지 | 무료 | 등록일 2025.05.29 | 수정일 2025.06.05

다운로드
판매자 표지

한양대 Half adder & Full adder

듯, 반가산기 (Half adder)과 전가산기 (Full adder)는 필수 개념이기에 잘 알고 있는 것이 중요하다.반가산기와 전가산기는 가산기의 한 종류인데, 가산기는 덧셈 연산 ... 을 해주는 장치이다. 덧셈 연산은 뺄셈 연산은 2의 보수로, 덧셈을 수 차례 연달아서 진행하면 곱셈 연산, 덧셈으로 구현한 뺄셈으로 나눗셈 연산을 표현할 수 있기에 매우 중요한 연산이다.

리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험

2. 관련 이론1. Half Adder(반가산기) 반가산기는 2진수 한자리를 덧셈하여서 Carry값과 Sum의 결과를 출력한다. 구조는 출력2개와 입력2개로 구성되어 있 ... 에서 Carry를 입력에 추가하면 전가산기의 구조가 나온다. 각각의 bit와 전의 bit에서 올라오는 Carry의 덧셈 연산이라고 불린다. 그림3을 보면 전가산기에서 사용되는 용어 ... 기의 진리표를 확인할 수 있다. 그리고 그림1, 그림2에서처럼 표1의 진리표의 Carry와 Sum의 결과를 확인하여..2.Full Adder(전가산기)전가산기는 반가산기

리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
판매자 표지

기초실험1 adder 결과보고서

*************101이를 통해 한자리 2진수의 덧셈을 확인할 수 있었다.2) Full adder(half adder 2개 연결)오른쪽 그림은 half adder를 2개 연결해 만든 ... 중 1이 되는 개수가 2개 이상인 경우에만 1을 나타낸다. 이를 통해 CARRY가 존재할 때 한자리 2진수의 덧셈을 확인할 수 있었다.3) Full adder오른쪽 이미지를 회로 ... er, full adder 실험 모두 입력에 따라 2진수의 덧셈결과와 동일하다는 것을 알 수 있었다. 2진수의 덧셈에서 Sum의 경우 1이 홀수인 경우에만 1을 나타내고 짝수인

리포트 | 15페이지 | 1,000원 | 등록일 2022.05.03 | 수정일 2023.11.29

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 5주차 결과레포트 (A+자료) - Half-Adder, Full-Adder, 2's complement

의 덧셈의 원리를 이용해, 진리표를 작성하면 다음과 같다. 이를 논리식으로 작성하면 S=X xor Y , CO = XY 이다.Half-adder에서 carry in(CIN)을 고려 ... 한 것이 full-adder이다. CIN은 lower bit에서의 덧셈에 의한 CO이라고 볼 수 있다. 따라서 Full-adder의 output인 S, CO는 S = X xor Y xor CIN , CO = XY+X*CIN + Y*CIN 으로 표현할 수 있다. ... )*ALTBIN가 된다.2.2 adders와 subtractorsHalf-adder는 가장 간단한 형태의 1-bit끼리의 adder로, 두 개의 1-bit 수를 더해서 2-bit

리포트 | 29페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

Full adder VHDL 실습보고서(전가산기)

adder/subtractor논리회로도6) Reference및 확장방향가/감산기의 경우 기본적으로 덧셈과 뺄셈을 할 때 이용하고, 지금은 비트수가 작지만, 비트수를 늘린다면, 더 큰 ... 았다. Full adder는 x와 y와 ci의 xor연산을 통해 계산되고, 이것은 2진수 덧셈연산과 동일하다. 그리고 자리올림은 Carryout(co)로 표현되며, 4bit adder에 가 ... 이 진행되며, 최종적으로 4개의 비트값이 산출되게 된다. 하지만, 이런방식으로는 덧셈만이 가능하다, 따라서 뻴셈도 구현하기 위해선 다른 방법이 필요하다.3)1’s c

리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

다운로드 장바구니
울산대학교 디지털시스템 기말고사

(0000),(C=1) Test2. 9(1001)+9(1001)+C=19(1001),(C=1) Test3. 2(0010)+3(0011)=5(0101),(C=0)입력을 받아서 2진수 덧셈 ... 방법대로 더한 후 덧셈의 결과로부터 합이 10 미만인 경우, 2진수의 합이 곧 BCD 합이고 합이 10 이상(10~19)인 경우, 2진수의 합과 2진수 0110의 합이 BCD 합이고 이 때 2진수 합에 2진수 0110가 더해짐을 볼 수 있다. ... 하여 설계하시오.4. half adder와 full adder를 설계하고 이를 이용하여 4 bit BCD addder를 설계하시오.Test1. 2(0010)+8(1000)=10

시험자료 | 4페이지 | 2,000원 | 등록일 2020.12.27

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기