"디지털논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 실험12 멀티플렉서 fpga 프로젝트 FPGA 게임 논리회로설계 stopwatch 설계 아날로그 논리 회로 게임

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로설계" 검색결과 1,581-1,600 / 2,330건

덧셈기 밸셈기

디지털 시스템 설계덧셈기/뺄셈기 구현1. 실험목표- 조합회로에서 가장 기본이 되는 덧셈기 소자를 이용해서 4bit 덧셈기/뺄셈기 회로 구현- 기본소자를 이용하여 조합회로 설계능력 ... 하여 설계한 논리 회로들이 동작하여 두 번째 덧셈기에서 뺄셈 및 덧셈연산을 가능하게 해준다. Output은 FND에 첫 번째 자리의 숫자를 표현해주기위한 출력단자이며 Carry Out ... 을 기르자.- 그리고 이에 따른 설계 이론 이해2. 기초이론이번 실험의 설계요구 사항은 4bit BCD adder/subtracter를 설계하는 것이다.일단 이번 회로를 설계하기

리포트 | 6페이지 | 1,500원 | 등록일 2010.04.20

다운로드 장바구니
[디지털시스템실험(Verilog)] Address Generator, PC Calculation Unit, Branch Handler 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... 는 decimal 3이 될 수 없다.논리 회로의 측면에서 살펴보면, flags = 3 일 경우는 'Don't care' 이다. 즉, 고려할 필요가 없다.따라서, flags가 각각 00, 01 ... (설계된 모듈에서는 'gen')은 다음과 같아야 한다.op01234567genbasebase+4base+2base+1base-1base-2base-4base모든 경우에서 base

리포트 | 4페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
디지털 논리회로 실험 텀프로젝트(디지털 주사위-아주 간단한 카운터회로 이용)

1. 작품 구상 디지털회로 실험 및 설계 시간에 우리는 여러 가지 디지털논리소자들에 대해 배웠다. 처음엔 간단한 논리게이트들로 시작하여 여러 플립플롭들과 먹스, FND, 그리고

리포트 | 6페이지 | 2,000원 | 등록일 2010.06.11

다운로드 장바구니
[MaxPlus] 디지털 시계 회로 설계

는 Digital Clock을 JK/FF과 논리 게이트를 이용하여 회로를 설계할 것이다. 상태천이표와카르노맵에 의한 식의 간략화, 카운터, 동기 논리 회로 설계 등 한학기동안 배운 ... 동안 수체계,기본 논리 게이트를 기반으로 플립플롭과 메모리까지 단계적으로 배우면서 Digital Clock 회로를 직접 손수 제작을 해 보았다.2. 목표가정에서 흔히 볼 수 있 ... 1. 서론디지털 공학은 컴퓨터 시스템 구조, 마이크로세서와 모든 제어 시스템의 기본이 되는 분야로 컴퓨터 시스템의 하드웨어 종사자뿐만 아니라 제어 시스템 설계자에게도 필수적이

리포트 | 10페이지 | 1,000원 | 등록일 2008.11.13

다운로드 장바구니
논리회로

나간다. 여기서 마지막 연결 된 단의 RBO는 아무 연결이 없게 됩니다.핀배치도 논리기호데이터시트(동작조건)74LS47 과 7-segment 연결 회로2. 실험목적가산기의 기본 동작 ... 을 이해하는 것은 디지털 시스템을 공부하는데 중요한 기초가 되므로 반가산기와 전가산기를 직접 설계해보며 그 기능을 이해하고 74LS47소자로 7-세그먼트에 0~9까지 숫자를 표현 ... 1. 이 론-반가산기반가산기란 두 개의 2진수 한자리를 입력하여 합(sum)과 캐리(carry)를 구하는 덧셈 회로이다. 캐리는 입력 값이 모두 1인 경우에만 1이 되고, 합

리포트 | 5페이지 | 1,000원 | 등록일 2010.10.09 | 수정일 2017.04.26

다운로드 장바구니
논리프로브 구성예비보고서

2장. 예비보고서1. 실험목표-7404인버터를 사용한 간단한 논리프로브구성-제작된 논리 프로브를 이용한 회로테스트-시험회로에서의 가상적 결함에 대한 고장진단-디지털 멀티미터 ... 하는데 유용하다. 이 실험의 논리프로브는 단지 논리프로브의 사용법과 집적회로의 연결 방법을 보기위해 설계한 간단한 형태의 프로브이다.4. 실험순서1) 표시된 핀 번호를 보고 간단 ... 3개, 2K옴 1개-1K옴 전위차계(potentiometer)3. 관련이론-이번 실험의 회로는 간단한 논리프로브이다. 논리프로브는 회로 내에 HIGH 나 LOW 의 논리레벨을 감지

리포트 | 4페이지 | 2,500원 | 등록일 2009.09.19

다운로드 장바구니
디지털 오실로스코프 실험보고서

,은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털 ... 로부터 얻어진 실험데이터를 시각적으로 쉽게 보여주는 기법을 배운다.2. 실험 장치◎ 실험실용 디지털 오실로스코프(Triggered-type Digital Oscilloscope ... response)을 관측한다.2. 실험 장치디지털 오실로스코프, 함수발생기, 만능기판, 저항(20), 커패시터()3. 실험 개요A. RC-회로전기회로에 커패시터나 인덕터

리포트 | 15페이지 | 2,000원 | 등록일 2010.10.13 | 수정일 2016.04.01

다운로드 장바구니
정보컴퓨터 임용에 관한 시험내용과 출제경향 분석

컴퓨터구조컴퓨터시스템구조디지털 논리회로김종상13컴퓨터통신네트워크개론통신상의 이해진혜진14컴퓨터통신데이터통신과 네트워킹회선교환과 네트워크, 인터넷 네트워크2.3. 문항별 세부 분석 ... 운영체제운영체제 기초기억장치 관리김길창9-1운영체제운영체제 기초교착상태김길창9-2운영체제운영체제 기초교착상태김길창10-1컴퓨터구조컴퓨터시스템구조디지털 논리회로김종상10-2컴퓨터구조 ... 컴퓨터시스템구조디지털 논리회로김종상11-1컴퓨터구조컴퓨터시스템구조제어장치김종상11-2컴퓨터구조컴퓨터시스템구조제어장치김종상11-3컴퓨터구조컴퓨터시스템구조제어장치김종상12컴퓨터통신

리포트 | 21페이지 | 3,600원 | 등록일 2010.12.05

다운로드 장바구니
예비01_Basic Gates

에 하나는 받을 수 있지만 A, B 둘 다를 받을 수는 없다는 것이다.ABXLLLLHHHLHHHL·XOR gate·XOR gate의 디지털 회로·설계한 XOR gate 피스파이스 ... 한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.13 (월)과목명: 논리회로실험조교명: 유창승분 반: 월F학 ... , XOR)에 대하여 알아보고 이러한 GATE들로 구성된 LOGIC 회로에서의 BOOLEAN EQUATION과 DE MORGAN의 이론에 대하여 알아본다.II. 이론 및 유의사항

리포트 | 5페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
MOSFET 소스 접지 증폭기 실험 결과 보고서

하다. 그리고 MOSFET만을 사용하여 디지털 논리기능과 메모리 기능을 실현할 수도 있다. 이런 이유로 현재 대부분의 초대규모집적회로(VLSI)는 MOSFET으로 만들어진다. 또한 ... MOSFET은 아날로그 집적회로설계에도 많이 이용되고 있다.소스 공통 접속은 FET로 구성 가능한 기본 증폭기 중의 하나이다. 이 접속은 가장 흔히 사용되며, 매우 높은 입력 ... 전자회로 실험 결과보고서실험제목38. MOSFET 소스 접지 증폭기실험날짜2009.04.16분반/오후반, 4조조원학 과학년학 번이 름연 락 처1. 실험 목적 : MOSFET 증폭

리포트 | 5페이지 | 3,000원 | 등록일 2011.01.28

다운로드 장바구니
pspice를 통한 회로 분석(설계과제 11)

는 0 ... ‘0’은 0V로 나타낸 경우)는 를 NOT gate를 통과시킨 신호, Op-amp는 비교기로 5V 단일 전원으로 구동된다. 이 회로에서 출력 의 파형이 의 파형과 최대한 동일하게 되 ... 도록 만들고 싶다. 주파수 과 의 값을 설정하고 두 개의 low pass filter를 설계하고 시뮬레이션을 통하여 검증하라. 2) 다음과 같은 system function H(S)를 갖는 system을 op-amp 두 개를 사용해서 구현하고 시뮬레이션을 통해서 검증하라

리포트 | 9페이지 | 2,000원 | 등록일 2009.12.23

다운로드 장바구니
풀업 저항, 풀 다운 저항

●풀업저항 / 풀다운 저항인란 ?- 디지털 회로에서 논리적으로 H레벨 상태를 유지하기 위하여 신호의 입력 또는 출력단자와 +VCC 전원 단자 사이에 접속하는 저항을 풀업 저항 ... 한 디지털 회로에서 푸시버튼 스위치를 이용하여 입력신오 L상태로 인가하고자 하는 경우 스위치를 눌렀을 때는 L(low) 상태의 논리값이 입력된다. 그러나, 스위치를 누르지 않았을 때 ... 업 저항을 사용하면 스위치를 눌렀을 때는 정상적으로 L 상태가 입력되며, 스위치가 떨어져 있을 경우에는 저항을 통하여 디지털 회로에서 확실하게 H상태의 논리값이 입력된다.이

리포트 | 10페이지 | 1,500원 | 등록일 2009.12.19

다운로드 장바구니
실험 2. 가산기와 감산기 (ADDER & SUBTRACTOR)

한 산술연산을 바탕으로 하고 있다. 그 중 가산기는 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성 ... 되었고 현재는 집적 회로로 설계되어서 다양한 기능을 가진다. 가장 간단한 이진수의 덧셈은 4가지 기본 연산으로 구성된다.처음 3개의 연산은 한 digit로 된 합을 산출하지만, 피가수 ... ※과 논리 회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.-Serial：가수

리포트 | 11페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
반가산기, 전가산기, 2의 보수 XOR, XNOR정의 및 특성

는 서로 배타적인 논리합이 다시 논리곱으로 결합되는 관계이므로 배타적 논리곱과 같다.ABY001010100111● 가산기가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 ... 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양한 기능을 가지는 것이다.입력신호 전압의 덧셈을 출력하는 디지털 회로 ... , NOT의 세 가지 종류의 논리회로만으로 구성할 수 있다. 입력 A, 입력 B, 출력 (S), 자리올림수 출력(C)의 관계를 보여주는 진리표는 다음과 같다.ABCS0

리포트 | 3페이지 | 1,000원 | 등록일 2009.04.28

다운로드 장바구니
로직웍스를 이용한 논리회로 구현

2009년 논리회로 설계보고서제출자 이름제출자 학번제출자 분반담당교수마감일시제출일시이메일 주소점 수/ (점수/만점)--- 목 차 ---1. 시뮬레이터 요약2. 실험 1: 기본 ... 논리게이트 설계 및 구현3. 실험 2: 불 대수와 드로르간의 정리 설계 및 구현4. 실험 3: Exclusive-OR 게이트 설계 및 구현5. 실험 4: 가산기와 감산기 설계 및 ... 출력 및 전원 관련 소자, 아날로그 소자, 디지털 게이트, 조합회로, 스파이스(Spice) 회로, VHDL(VHSIC Hardware Description Language)등

리포트 | 42페이지 | 1,500원 | 등록일 2010.04.28

다운로드 장바구니
Oscilloscope, 함수 발생기의 접지 측정방법설계

및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.-INT/EXT 스위치 : 내부 함수발생기 주파수 카운터 기능/외부신호 주파수 카운터-RANGE(Hz) : 주파수 ... 다. 제공되는 파형의 주파수는 아주 낮은 범위에서 높은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL ... #6. Oscilloscope, 함수 발생기의 접지 측정방법설계예비레포트Date : 2009/11/05화9,10,11,12200514186조 김혁진1. 목적실험실에서 사용

리포트 | 7페이지 | 1,000원 | 등록일 2010.09.12

다운로드 장바구니
베릴로그 자판기 설계 프로젝트

디지털논리회로Design Project #1김재석 교수님디지털 논리회로제출일: 2008.6.13전기전자공학부ddA. block diagramINPUTi1100원이 들어오는걸 감지 ... 을 하는 clock과 상관없는 콤비네이션 로직 회로이다. 논리표는 다음과 같다.투입돈(원)500register100registerabcdefg(10자리표시)a'b'c'd'e'f'g ... 으로 바꿔준다. clock 과 상관없는 콤비네이션 로직 회로이다. assign 함수를 이용해서 구현해 주었다.- seven_segment : bitexchange에서 받은 8비트

리포트 | 42페이지 | 3,000원 | 등록일 2009.08.09

다운로드 장바구니
Exclusive-OR와 응용(예비)

라고도 한다.? 가산기 ;2진수의 덧셈을 수행하는 조합 논리 회로.반가산기(half adder), 전가산기(full adder)1) 반가산기 ; 2개의 2진수 입력과 2개의 2진수 ... 출력을 가지는 논리 회로. 2개의 2진수 입력은 피가수(A)와 가수(B)이고, 2개의 2진수 출력은 합(S:sum)과 자리올림수(C:carry).반가산기는 덧셈을 수행할 때 ... ? 감산기 ;2진수의 뺄셈을 수행하는 조합 논리 회로.반감산기 ( Half Subtracter) ;2개의 비트들을 빼서 그 차를 산출하는 조합회로이다. 이 회로는 1을 빌렸

리포트 | 9페이지 | 1,000원 | 등록일 2010.07.27

다운로드 장바구니
디지털공학실험 25장 야구 스코어보드 (예비)

25야구 스코어보드■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 시프트 레지스터 혹은 카운터를 이용한 야구 스코어보드의 부분적 기능에 대한 논리회로 설계 및 ... 꼬마 야구팀은 새로운 스코어보드를 필요로 하게 되엇다(그림 25-2). 여러분이 해야할 일은 ‘스트라이크’와 ‘볼’을 나타낼 디스플레이에 대한 논리회로 설계이다. 스코어보드는 스트 ... 도록 설계될 수 있다.■ 심층 탐구그림 25-2와 같은 스코어보드를 완성하기 위한 필요한 논리회로를 설계하라. 몇 번째 회를 나타낼수 있도록 각 회에 등(LED)을 설치하여 나타내

리포트 | 23페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
전문계_고등학교_수업지도안_논리합의 곱

한 디지털 회로의 설계 등의 기술을 익힐 수 있도록구성된 이론 · 실습 통합 과목으로, 불 대수 등 디지털 논리기초 이론을 바탕으로 조합 논리 회로와순서 논리 회로 등의 동작 원리 ... 2008학년도 2학기디지털 논리 회로 수업지도안과 목디지털 논리 회로일 시2008년 10월 24일 금요일 10교시장 소공대 1호관 440호대 상공업고등학교1학년학생수업교사홍길동결 ... 를 습득하여 디지털 응용 회로의 설계, 제작 관련 실무에 활용할수 있도록 구성하였다.Ⅱ. 교과의 목표공업 분야의 생산적 실무를 효율적으로 수행하는 데 필요한 기초 기능 ? 기술을 습득

리포트 | 12페이지 | 3,500원 | 등록일 2008.12.10

다운로드 장바구니

이전10개 75 76 77 78 798081 82 83 84 다음10개

파워링크

신청하기