"응용회로설계실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

CLCD 문자 출력 마이크로프로세서 전전설2 중앙대 clcd 편입 학업계획서 중앙대 LED DOT matrix 전자공학과

"응용회로설계실습" 검색결과 141-160 / 667건

판매자 표지는 다운로드시 포함되지 않습니다.

서울시립대 전전설2 Lab-03 예비리포트 (2020 최신)

modeling- behavioral modeling[응용 과제]다음의 1-bit full adder 회로를 gate primitive 방법으로 설계하시오.- 화살표를 한 부분은 외부 ... 자, gate primitive, behavioral modeling 등 논리회로를 설계하는 다양한 방법론을 학습한다. 또한 시뮬레이션을 위한 테스트 벤치 작성방법을 익힌다.2 ... 시킬 수 있다. 초기 설계과정에서 오류 수정이 용이하고 합성에 의한 회로 생성 및 설계 변경 역시 쉽다. 또한 상위 수준의 설계가 가능하고 다양한 설계기법 검색에 의해 최적화에 도달

리포트 | 13페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
서울시립대 전전설2 Lab-02 결과리포트 (2020 최신)

Suite를 이용하여 digital logic을 schematic으로 설계하는 실험이다. ISE가 제공하는 다양한 Logic gate symbol을 사용해 회로를 설계하고 최종 ... 힘들다는 것이다. 좁은 공간에 회로가 집적된 ASIC을 이용해야 규모가 큰 시스템을 설계할 수 있다.ASIC 방식에는 대표적으로 Full custom IC(ASIC이라 부르기도 함 ... 는데도 동작을 안 할 때는 implement design부터 다시 컴파일해본다).[실습 2] single-bit half adder 설계A, B : 입력비트 / S : 합 / C

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
전전설2 실험2 예비보고서

의 Schematic 설계를 수행해 본다.Schematic 설계는 ISE가 제공하는 여러 가지 종류의 logic gate 심볼을 직접 불러와서 배치하고 연결함으로써 디지털 회로를 디자인 ... 를 구현한다면 FPGA를 사용할 것이고, 단순한 논리회로를 설계한다면 CPLD를 이용할 것이다.- 일반 FPGA 는 어디로 배선될지 모르지만(로직 활용도에서 우수) CPLD는 가운데 ... 에 나와있는대로 로직을 설계하고, a,b,x에 알맞은 핀을 연결해준다.[실습 2]: Single-bit half Adder 설계교안에 나와있는대로 half adder를 설계한다. A

리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니
경북대학교 기초전기전자실험 OP-AMP 실험보고서 [기계공학부]

증폭기에 대하여 알아본다.(3) OP-AMP를 이용한 여러 가지 증폭기의 설계 이론을 실습해 본다.(4) OP-AMP를 이용한 응용회로에 대하여 알아보고 그 특성을 실험한다.2 ... 의 특성이, 온도 변화와 OP-AMP 자체의 불균일한 제조상태에 거의 의존하지 않고, 외부 부품에 의해서 설정되기 때문에 회로 설계에서 인기가 있다.연산증폭기는 오늘날 가장 널리 ... 의 전원 공급 전압⑤ : 음의 전원 공급 전압그림1. OP-AMP 회로표기이상적 연산 증폭기(Ideal OP-AMP)는 가장 이상적으로 동작하는 목표 증폭기이다. 증폭기의 설계에서 이상

리포트 | 10페이지 | 2,000원 | 등록일 2023.06.17 | 수정일 2023.12.14

다운로드 장바구니
판매자 표지

중앙대 전기회로설계실습 결과보고서11_공진회로(Resonant Circuit)와 대역여파기 설계 (보고서 1등)

설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계요약: RLC 직렬 및 병렬 공진회로의 주파수응답을 이해하고 필터에서의 응용을 이해하기 위해 실습을 진행 ... 과 실험값이 거의 비슷하게 나왔다. 이는 설계실습 결과에서 확인할 수 있다.사용계측기:-KEYSIGHT 34450A Digital Multimeter/5.5 Digit Dual ... 를 변화시키며 진행하는 실험이므로, 각 소자의 주파수 특성을 고려하지 않고 측정했기 때문에 측정 장비, 회로소자의 주파수 특성에 따라 실습 결과의 변동이 생길 수 있음이 가장 중요

리포트 | 14페이지 | 1,500원 | 등록일 2023.06.26

다운로드 장바구니
판매자 표지

[부산대학교 응전실1(응용전기전자실험1)]AD DA 컨버터 응용전기회로 결과보고서

와 동작을 이해한다.- 기본적인 A/D, D/A변환기 회로를 이해하고 으용력을 높인다.- 전기공학과 컨버터 응용회로 실습을 통하여 회로 설계능력 배양한다.2. 실험 도구?실험 부품NE ... 은 이 구형파를 받으며 하강 엣지마다 상태가 바뀌는 2진 카운터 역할을 합니다. 이번에 설계한 회로의 경우 12번핀과 1번핀을 연결하였는데 1번핀은 다시 2번째와 4번째 플립플롭 ... 응용전기전자실험 결과보고서4주차 결과보고서수강과목 : 응용전기전자실험1담당조교 :학 과 :학 번 :이 름 :제출일자 : 1. 실험 목적- A/D 변환기와 D/A변환기의 원리

리포트 | 8페이지 | 1,000원 | 등록일 2023.10.01 | 수정일 2024.03.22

다운로드 장바구니
전기회로설계실습 실험3(분압기 설계) 결과보고서

을 확인했다. 또한, 등가부하를 고려한 설계에서도 부하가 동작하지 않을 때, 즉 전력을 소비하지 않을 때의 최대 전압 역시 생각한 뒤 회로를 설계해야함을 확인했다.2. 설계실습 결과4 ... 설계실습 3. 분압기(Voltage Divider) 설계요약 : 부하효과(Loading effect)를 고려한 분압기(Voltage Divider)를 설계, 제작하고 설계와 실험 ... 한 회로는 (2.7㏀, 3㏀, 6.2㏀) 3개를 직렬 연결한 뒤 3㏀에 분압을 시키는 회로였다.(b) 1㏀의 등가부하를 연결했을 때 전압은 1.721V 였다. 원래 설계했던 3V

리포트 | 4페이지 | 1,000원 | 등록일 2020.09.07 | 수정일 2020.09.15

다운로드 장바구니
판매자 표지

[학과 소개] 미래자동차(모빌리티)학과

실습, 디지털 논리설계, 전기화학, 전기회로, 전동기 응용, 전력 전자공학, 전자기학, 전자회로, 전자공학, 차량 전동장치, 차체구조, 컴퓨터구조, 미래 자동차공학 종합설계, 미래 ... 형 자동차, 설계공학, 종합설계프로젝트, 제어·계측공학 설계 등4) 개설 대학가천대, 건국대, 경상국립대, 경일대, 고려대(세종), 공주대, 국민대, 군산대, 광주대, 단국대

리포트 | 2페이지 | 2,500원 | 등록일 2023.06.29

다운로드 장바구니
서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

을 설계 및 실험한다. Finite State Machine를 설계 실습한다. Behavioral level 모델링, Module instantiation을 이용한 Structural ... (FSM) HYPERLINK \l "주석1"[1]FSM은 컴퓨터 프로그램과 전자 논리 회로를 설계하는데 쓰이는 수학적 모델이다. 이 모델은 현재 상태로부터 가능한 전이 상태와, 이러 ... benchSimulation 결과Pin 연결- 개발 설명위 디자인의 설계는 순차회로로 구현된 것과 거의 동일한데, 차이가 있다면 moore machine을 활용해서 설계를 진행한 것입니다.설계 3

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+

) / 올림수는 C(LED1)ABSC*************101(2) [실습 2] one-bit 전가산기를 다음의 두 가지 방법으로 각각 설계하시오.a. 1비트 반가산기의 module ... 하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) Net 자료형a. Net 자료형: 소자간 ... 하여도 합성의 결과에 따라서 combinational 회로가 나올 수도 있음. (예를 들어서, always의 sensitivity list에 모든 신호가 포함되고, begin~end

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

중앙대학교 아날로그및디지털회로 결과보고서 5

설계실습 내용 및 분석5-4-1 적분회로를 응용한 전압제어 발진기 회로실험 진행에 앞서 pspice로 구상한 회로는 위의 사진과 같다. 위의 사진으로 토대로 작성한 회로는 아래 ... 사용한 개수는 2개 이상으로 많았지만 평균적인 값을 작성하였다.5-4-2 구현한 회로의 동작(주파수 변화측정)제어 전압 Vc를 0.5 V 단위로 하여 0.5 V부터 4.5 V ... 는 약 17.4kHz로 포화되는 것을 알 수 있다.또한 오실로스코프의 파형에서 입력 전압이 커질수록 출력 전압 파형이 조금씩 왜곡되는 현상을 확인할 수 있었는데, 이는 회로를 구성

리포트 | 10페이지 | 2,500원 | 등록일 2025.04.06

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 6주차

Verilog HDL 실습 6주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... 로) 를 설계해보는 실험이다. 순차 조합 회로 중에서도 LATCH, D FlipFlop, J-K FlipFlop, S-R FlipFlop 등의 지식을 이용해서 데이터 전송회로, 직렬입력 ... /병렬출력 회로를 설계해보고 이를 이용해서 Serial-Input/Parallel-Output BCD to Excess-3 code Converter를 설계해 볼 것이다. 저번주

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
서울시립대 전전설2 Lab-02 예비리포트 (2020 최신)

Suite를 이용하여 digital logic을 schematic으로 설계하는 실험이다. ISE가 제공하는 다양한 Logic gate symbol을 사용해 회로를 설계하고 최종 ... 힘들다는 것이다. 좁은 공간에 회로가 집적된 ASIC을 이용해야 규모가 큰 시스템을 설계할 수 있다.ASIC 방식에는 대표적으로 Full custom IC(ASIC이라 부르기도 함 ... 는 FPGA 아이콘을 우클릭하여 program을 누르고 장비에서 동작을 확인한다(설계오류가 없는데도 동작을 안 할 때는 implement design부터 다시 컴파일해본다).[실습

리포트 | 10페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
서울시립대 전전설2 Lab-04 결과리포트 (2020 최신)

_adder 설계1. 실습 1에서 작성한 ‘lab4_full_adder’ 프로젝트 아래 new source를 만들어 ‘full_adder.v’를 추가한다.2. module ... 를 실습3과 응용과제에 한해 진행하라고 하셨고 실습 3의 경우 교안과 달리 assign문으로 작성하라고 말씀하신 부분이 있어 본 항목에는 실습3(assign문)과 응용과제에 한해 ... 정리해보았다. 실습 1~2의 모듈과 시뮬레이션 내용은 상기에 정리되어있다.[In lab - 실습 3] assign문을 활용한 four-bit adder 설계- 모듈if 문을 사용

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
전기및디지털회로실험 실험 8. 숫자표시기와 응용 예비보고서

입력단자의 기능설명과 부합하는지 관찰하라. (5) 예비보고서 1항에서 설계한 회로를 구성하고 그 동작을 확인하라. (6) 예비보고서 2항에서 설계한 회로를 구성하고 그 동작을 확인하라. PAGE \* MERGEFORMAT2 ... 전기및디지털회로실험 예비레포트 담당교수 : 학과 : 학번 : 이름 : 목차 실험 명 실험 개요 이론 조사 실험 기기 예비보고서 문제풀이 실험 순서 실험명 실험 8. 숫자표시기 ... 와 응용 2. 실험 개요 숫자표시기는 보통 7-세그먼트 표시기라 불린다. 이는 일상적으로 디지털 방식으로 십진수 숫자를 표시하는 데에 널리 사용되고 있다. 이 실험에서는 이 숫자표시기

리포트 | 6페이지 | 1,000원 | 등록일 2023.06.30 | 수정일 2025.02.19

다운로드 장바구니
[중앙대학교 ] 전자전기공학부 전기회로설계실습(A+) 결과레포트13

은 매우 중요하다.2. 설계실습 결과2.1 설계실습 8을 응용하여 코일의 인덕턴스를 측정하라. 파형을 저장, 제출하라.그림 1 그림처럼 회로를 구성하고 오실로스코프를 이용해 저항전압 ... 설계실습 13. 발전기 원리 실험2018○○○○ ○○○요약: 인덕터의 동작원리인 Faraday’s law를 실험적으로 확인하기 위한 실습을 진행했다. RL회로를 이용하여 인덕터 ... 실습을 진행했다. RL회로를 이용하여 인덕터의 인덕턴스를 측정했다. 오실로스코프를 이용해 저항전압이 입력의 63%가 되는 time constant를 측정한다. RL회로의 time

리포트 | 10페이지 | 1,000원 | 등록일 2020.09.11 | 수정일 2020.09.12

다운로드 장바구니
[중앙대학교 ] 전자전기공학부 전기회로설계실습(A+) 결과레포트11

설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계2018○○○○ ○○○요약: RLC 직렬 및 병렬 공진회로의 주파수응답을 이해하고 필터에서의 응용을 이해 ... 과 실험값이 거의 비슷하게 나왔다. 이는 2.설계실습 결과에서 확인할 수 있다.사용계측기:-KEYSIGHT 34450A Digital Multimeter/5.5 Digit Dual ... 을 보면 실습으로 얻어진 값들이 정확하지 못하다고 평가할 수 있다.(b) Q=10일 경우1) 실험계획서에서 설계한 RLC 직렬 bandpass filter(Q=10)를 구성하고 R

리포트 | 13페이지 | 1,000원 | 등록일 2020.09.11 | 수정일 2020.09.12

다운로드 장바구니
[A+][중앙대학교 전기회로설계실습] 실습11 공진회로(Resonat Circuit)와 대역여파기설계 결과보고서

설계실습 11. 공진회로(Resonat Circuit)와 대역여파기 설계작성자 : 실험 날짜 : 12월 7일 제출 날짜 : 12월 14일요약 : 주어진 소자들을 이용하여 RLC ... 및 병렬회로의 주파수 응답을 이해할 수 있었고, Q-factor가 가지는 의미를 이해할 수 있었다.1. 서론이 실습의 목적은 bandpass, bandstop filter를 설계 ... , 제작하여 실험하여 RLC 직렬공진 회로 및 병렬회로의 주파수응답을 이해하고 필터에의 응용을 이해하는 것이다.2. 실험 결과4.1 실험계획서에서 설계한 RLC직렬 bandpass

리포트 | 7페이지 | 1,000원 | 등록일 2021.09.09

다운로드 장바구니
판매자 표지

A+ 받을 수 있는 중앙대학교 전기회로설계실습 설계실습 13. 발전기 원리 실험

게 사용되진 않지만 원리 이해가 중요하다.2. 설계실습내용 및 분석4.1 설계실습 8을 응용하여 코일의 인덕턴스를 측정하라. 파형을 저장, 제출하라.코일의 저항은 126옴이 ... 전기회로설계실습(13번 실습- 결과보고서)소 속담당 교수수업 시간편 성학 번성 명설계실습 13. 발전기 원리 실험요약 : Faraday's Law를 실험적으로 확인하고 이를 통하 ... 여 발전기, 인덕터, 변압기를 실험적으로 이해한다. RL회로를 이용하여 10kΩ저항과 코일의 내부저항을 이용하여 인덕턴스를 측정하여 약 의 값을 얻었다. 자석을 넣다 뺄 때의 코일

리포트 | 11페이지 | 1,000원 | 등록일 2023.09.04

다운로드 장바구니
판매자 표지

VHDL을 통해 구현한 ShiftRegister 실습보고서

1.목적(Purpose)이번실습은 FlipFlop을 이용한 Shifter을 설계하는 것으로, Clock과 Enable 그리고 mode에 따라 각각 다른 동작을 하는 회로를 설계 ... 하는 실험이다. Latch와 flipflop의 차이점을 알아보고, register에 대한 개념을 정립한다. 실습으로는 Shift register을 설계하며, circular ... 하도록 한다. 또한 rising edge방식을 채택하여 클럭이 rising 될때마다 작동하는 회로를 설계한다.2. 배경이론(Background)1)S-R LatchS-R Latch

리포트 | 16페이지 | 2,000원 | 등록일 2020.12.24

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기